技术编号:6944562
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及。 背景技术半导体集成电路,尤其是使用M0S晶体管的集成电路的集成(integration)程度 越来越高。伴随高度集成化,高度集成电路的M0S晶体管的小型化已进入纳米级。由于需 要确保必要的电流量,故M0S晶体管的小型化存在有难以抑制漏电流以及在缩小电路占用 面积上受到限制等问题。为解决这些问题,提出了一种环绕式栅极晶体管(surrounding gate transistor ;SGT)结构,其中,源极、栅极和漏极相对于衬底垂直设置,并且该栅...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。