技术编号:6948252
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及半导体,具体来说,涉及。 背景技术通常,在半导体器件的形成方法中,形成栅极的步骤包括首先,如图1所示,形成伪栅堆叠结构,所述伪栅堆叠结构包括栅介质层12、伪栅14和侧墙16,所述栅介质层12形成于半导体基底10上(所述半导体基底10上已形成有P阱区1802、N阱区1804、源漏区 20、隔离区22和接触区24,所述隔离区22用以隔离NMOS器件区11和PMOS器件区13),所述伪栅14形成于所述栅介质层12上,所述侧墙16环绕所述伪栅14且覆盖所...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。