专利名称：一种半导体器件及其形成方法
技术领域：
本发明涉及半导体技术领域，具体来说，涉及一种半导体器件及其形成方法。
背景技术：
通常，在半导体器件的形成方法中，形成栅极的步骤包括首先，如图1所示，形成伪栅堆叠结构，所述伪栅堆叠结构包括栅介质层12、伪栅14和侧墙16，所述栅介质层12形成于半导体基底10上(所述半导体基底10上已形成有P阱区1802、N阱区1804、源漏区 20、隔离区22和接触区24，所述隔离区22用以隔离NMOS器件区11和PMOS器件区13)，所述伪栅14形成于所述栅介质层12上，所述侧墙16环绕所述伪栅14且覆盖所述栅介质层 12 (所述侧墙16也可环绕所述伪栅14及所述栅介质层12，图未示)；如图2所示，形成阻挡层26及层间介质层28，所述阻挡层26形成于所述半导体基底10上且覆盖所述伪栅堆叠结构，所述阻挡层26材料与所述侧墙16材料相同，所述层间介质层28覆盖所述阻挡层24 ；如图3所示，平坦化所述阻挡层26及所述层间介质层28，以暴露所述伪栅14、所述侧墙16和所述阻挡层26 ；如图4所示，以栅极(包括新栅介质层30、功函数金属层32和主金属层34)替代所述伪栅14。通常，对于NMOS器件和PMOS器件，所述主金属层34材料均采用TiAl，且所述TiAl 具有压应力。实践发现，所述压应力将对所述NMOS器件和PMOS器件的沟道区产生拉应力， 而对所述PMOS器件的沟道区施加拉应力易于导致器件性能的恶化。
发明内容
为了解决上述问题，本发明提供了一种半导体器件及其形成方法，利于改善器件性能。本发明提供的一种半导体器件的形成方法，所述半导体器件包括PMOS器件，形成所述PMOS器件的步骤包括形成栅堆叠结构，所述栅堆叠结构包括栅介质层、栅极和侧墙，所述栅介质层形成于半导体基底上，所述栅极形成于所述栅介质层上，所述侧墙环绕所述栅极及所述栅介质层或者环绕所述栅极且覆盖所述栅介质层；去除所述侧墙，以形成空腔； 以辅助层填充所述空腔，所述辅助层具有第一压应力。可选地，所述辅助层材料为氮化硅。可选地，形成所述栅堆叠结构的步骤包括形成伪栅堆叠结构，所述伪栅堆叠结构包括栅介质层、伪栅和侧墙，所述栅介质层形成于半导体基底上，所述伪栅形成于所述栅介质层上，所述侧墙环绕所述伪栅及所述栅介质层或者环绕所述伪栅且覆盖所述栅介质层；
形成阻挡层及层间介质层，所述阻挡层形成于所述半导体基底上且覆盖所述伪栅堆叠结构，所述层间介质层覆盖所述阻挡层； 平坦化所述阻挡层及所述层间介质层，以暴露所述伪栅、所述侧墙和所述阻挡层；以栅极材料替代所述伪栅，所述栅极材料具有第二压应力，所述第二压应力及所述第一压应力对形成于所述PMOS器件内的沟道区产生压应力。可选地，所述栅极材料为TiAl。可选地，所述阻挡层材料与所述侧墙材料相同，在去除所述侧墙时，也去除暴露的所述阻挡层。本发明提供的一种半导体器件的形成方法，所述半导体器件包括PMOS器件，形成所述PMOS器件的步骤包括形成栅堆叠结构，所述栅堆叠结构包括栅介质层、栅极和侧墙，所述栅介质层形成于半导体基底上，所述栅极形成于所述栅介质层上且所述栅极材料具有第二压应力，所述侧墙环绕所述栅极及所述栅介质层或者环绕所述栅极且覆盖所述栅介质层；去除所述侧墙，以形成空腔；以辅助层填充所述空腔。可选地，所述辅助层具有第一压应力，所述第一压应力及所述第二压应力对形成于所述PMOS器件内的沟道区产生压应力。可选地，所述辅助层材料为氮化硅。可选地，形成所述栅堆叠结构的步骤包括形成伪栅堆叠结构，所述伪栅堆叠结构包括栅介质层、伪栅和侧墙，所述栅介质层形成于半导体基底上，所述伪栅形成于所述栅介质层上，所述侧墙环绕所述伪栅及所述栅介质层或者环绕所述伪栅且覆盖所述栅介质层；形成阻挡层及层间介质层，所述阻挡层形成于所述半导体基底上且覆盖所述伪栅堆叠结构，所述层间介质层覆盖所述阻挡层；平坦化所述阻挡层及所述层间介质层，以暴露所述伪栅、所述侧墙和所述阻挡层；以栅极材料替代所述伪栅。可选地，所述栅极材料为TiAl。可选地，所述阻挡层材料与所述侧墙材料相同，在去除所述侧墙时，也去除暴露的所述阻挡层。本发明提供的一种半导体器件，所述半导体器件包括PMOS器件，所述PMOS器件包括栅介质层，所述栅介质层形成于半导体基底上；栅极，所述栅极形成于所述栅介质层上；辅助层，所述辅助层形成于所述半导体基底上，所述辅助层环绕所述栅极及所述栅介质层或者环绕所述栅极且覆盖所述栅介质层；所述辅助层具有第一压应力及/或所述栅极具有第二压应力，以对形成于所述PMOS器件内的沟道区产生压应力。可选地，所述辅助层材料为氮化硅。
可选地，所述栅极材料为TiAl。 与现有技术相比，采用本发明提供的技术方案具有如下优点在形成栅极时，考虑工艺成熟度的影响，其中的主金属层通常具有压应力(进而使所述栅极具有压应力)，所述压应力将经所述侧墙对器件的沟道区产生拉应力，而对于 PMOS器件而言，在器件的沟道区产生拉应力，易导致器件性能的恶化；而去除PMOS器件中的所述侧墙，相当于切断了向所述沟道区传导所述压应力以产生所述拉应力的途径，即，可释放PMOS器件中所述栅极具有的所述压应力，进而减少PMOS器件内所述沟道区所承受的所述拉应力，利于改善器件性能；去除PMOS器件中的所述侧墙后，将形成空腔，在所述空腔中填充辅助层，且使所述辅助层具有压应力，所述压应力将传导至所述沟道区，并对所述沟道区产生压应力，利于进一步改善器件性能；通过使所述辅助层材料与所述侧墙材料相同，利于本发明提供的技术方案与现有工艺的兼容。
图1所示为现有技术中形成伪栅堆叠结构后的结构示意图；图2所示为现有技术中形成层间介质层后的结构示意图；图3所示为现有技术中执行平坦化操作后的结构示意图；图4所示为现有技术中形成栅极后的结构示意图；图5所示为本发明提供的半导体器件的形成方法实施例中半导体基底的结构示意图；图6所示为本发明提供的半导体器件的形成方法实施例中形成牺牲层后的结构示意图；图7所示为本发明提供的半导体器件的形成方法实施例中形成伪栅后的结构示意图；图8所示为本发明提供的半导体器件的形成方法实施例中形成侧墙后的结构示意图；图9所示为本发明提供的半导体器件的形成方法实施例中形成层间介质层后的结构示意图；图10所示为本发明提供的半导体器件的形成方法实施例中执行平坦化操作后的结构示意图；图11所示为本发明提供的半导体器件的形成方法实施例中形成栅极后的结构示意图；图12所示为本发明提供的半导体器件的形成方法实施例中去除侧墙后的结构示意图；图13所示为本发明提供的半导体器件的形成方法实施例中填充辅助层后的结构示意图。
具体实施例方式下文的公开提供了许多不同的实施例或例子用来实现本发明提供的技术方案。虽然下文中对特定例子的部件和设置进行了描述，但是，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同实施例中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论的各种实施例和/或设置之间的关系。本发明提供了各种特定工艺和/或材料的例子，但是，本领域普通技术人员可以意识到的其他工艺和/或其他材料的替代应用，显然未脱离本发明要求保护的范围。需强调的是，本文件内所述的各种区域的边界包含由于工艺或制程的需要所作的必要的延展。
本发明提供了一种半导体器件的形成方法，包括首先，如图5所示，预清洗晶片(wafer)，并在所述晶片内形成隔离区102(如STI) 及阱区，以形成半导体基底100 (所述半导体基底100包含NMOS器件区101和PMOS器件区 103，在所述NMOS器件区101上形成NMOS器件，在所述PMOS器件区103上形成PMOS器件； 在所述NMOS器件区101中所述阱区1042为ρ阱，在所述PMOS器件区103中所述阱区1044 为η阱)。所述晶片可以包括硅片(本实施例)或其他化合物半导体，如碳化硅、砷化镓、砷化铟或磷化铟；此外，所述晶片优选地包括外延层；所述晶片也可以包括绝缘体上硅(SOI) 结构。随后，如图6所示，在所述半导体基底100上顺次形成栅介质层120和牺牲层140。 所述栅介质层120可以选用铪基材料，如Hf02、HfSiO、HfSiON、HfTaO, HfTiO或HfZrO中的一种或其组合。所述牺牲层140可以为多晶硅或非晶硅，优选为多晶硅。再后，如图7所示，图形化所述牺牲层140，以形成伪栅142。可采用光刻、刻蚀工艺形成所述伪栅142。然后，如图8所示，形成环绕所述伪栅142并覆盖所述栅介质层120 的侧墙144，并去除暴露的所述栅介质层120，以暴露所述半导体基底100。所述侧墙144可以包括氮化硅、氧化硅、氮氧化硅、碳化硅中的一种或其组合，所述侧墙144还可以具有多层结构；在本实施例中，所述侧墙144优选为氮化硅(此时，所述侧墙144和所述伪栅142 之间还形成有交界层，所述交界层优选为氧化层，图未示)。可采用反刻工艺形成所述侧墙 144。在其他实施例中，也可在形成所述伪栅142之后、形成所述侧墙144之前，去除暴露的所述栅介质层120 ；此时，所述侧墙144环绕所述伪栅142和所述栅介质层120 (本文件中， 将所述伪栅142、所述侧墙144和承载所述伪栅142或同时承载所述伪栅142和所述侧墙 144的所述栅介质层120称为伪栅堆叠结构)，以利于减小器件的寄生电容。随后，以所述伪栅142和所述侧墙144为掩膜，在所述半导体基底100中形成源漏区106，可采用离子注入工艺或外延工艺形成源漏区106，不再赘述。继而，形成金属层，所述金属层覆盖所述伪栅堆叠结构和所述半导体基底100，再对承载所述金属层的所述半导体基底100执行热处理操作(如RTA)，以在所述伪栅142和暴露的所述半导体基底100上形成接触区108。所述金属层材料可为NiPt、Ni、Co或Ti等，优选为NiPt，所述热处理操作的温度可为300° 500°，如350°、400°或450° ；随后，再去除未反应的所述金属层。随后，如图9所示，在经历上述操作的所述半导体基底上形成阻挡层160和层间介质层162，所述阻挡层160和所述层间介质层162覆盖所述伪栅堆叠结构。所述阻挡层160 用以阻挡所述层间介质层162中的掺杂离子进入所述半导体基底100中。本实施例中，所述阻挡层160材料可为氮化硅。在其他实施例中，所述阻挡层160还可选用其他材料。所述层间介质层162材料可为未掺杂或掺杂的氧化硅玻璃(如氟硅玻璃、硼硅玻璃、磷硅玻璃、硼磷硅玻璃、碳氧化硅或碳氮氧化硅等)或者低介电常数介质材料(如黑钻石、coral等) 中的一种或其组合。再后，如图10所示，平坦化所述阻挡层160及所述层间介质层162，以暴露所述伪栅142、所述侧墙144和所述阻挡层160。可采用化学机械研磨(CMP)工艺执行所述平 坦化操作。然后，如图11所示，以掩膜180(如氧化硅层)覆盖所述NMOS器件区，在PMOS器件区内以栅极材料替代所述伪栅142 ；具体为去除所述伪栅142，以形成凹槽；再以所述栅极材料填充所述凹槽。填充所述凹槽的所述栅极材料可被反刻一部分。所述栅极材料包括层叠的功函数金属层146 (所述功函数金属层146为P型材料， 所述功函数金属层146提供的功函数与Si的价带之间的差值小于0. 2eV，所述功函数金属层 146 材料可以包括 MoNx、TiSiN, TiCN, TaAlC, TiAlN, TaN, PtSix, Ni3Si、Pt、Ru、Ir、Mo、 HfRiuRuOx中的任一种或多种的组合)和主金属层148，所述主金属层148可以包括Al、Ti、 Ti Al、Ta、W或Cu中的一种或其组合，优选为TiAl。在形成所述功函数金属层146之前，还可先去除由所述凹槽暴露的所述栅介质层120，而形成新栅介质层150，此时所述新栅介质层150覆盖所述凹槽的底壁和侧壁。随后，以掩膜(如氧化硅层)覆盖所述PMOS器件区， 在NMOS器件区内形成栅极，位于NMOS器件区的所述栅极和位于PMOS器件区的所述栅极的区别在于位于NMOS器件区的所述栅极中，功函数金属层为N型材料，所述功函数金属层提供的功函数与Si的导带之间的差值小于0. 2eV，所述功函数金属层材料可以包括TaC、TiN、 TaTbN,TaErN,TaYbN,TaSiN,HfSiN,MoSiN,RuTax 或 NiTax。其中，位于 NMOS 器件区的所述主金属层148和位于PMOS器件区的所述主金属层148均可优选为TiAl，且考虑到工艺的成熟度的影响，所述TiAl通常具有压应力。再后，以掩膜180 (如氧化硅层)覆盖所述NMOS器件区，暴露PMOS器件区的所述栅极、所述侧墙144和所述阻挡层160。如图12所示，去除所述侧墙144，以形成空腔182。 需说明的是，由于所述阻挡层160材料与所述侧墙144材料相同，在去除所述侧墙144时， 暴露的(未被所述层间介质层162覆盖的)所述阻挡层160也将被去除。当然，在其他实施例中，所述阻挡层160材料与所述侧墙144材料可不相同，则在去除所述侧墙144时，暴露的所述阻挡层160将被保留(图未示)。可采用干法刻蚀或湿法刻蚀执行所述去除操作。在形成栅极时，考虑工艺成熟度的影响，其中的主金属层通常具有压应力(进而使所述栅极具有压应力)，所述压应力将经所述侧墙对器件的沟道区产生拉应力，而对于 PMOS器件而言，在器件的沟道区产生拉应力，易导致器件性能的恶化；而去除PMOS器件中的所述侧墙，相当于切断了向所述沟道区传导所述压应力以产生所述拉应力的途径，即，可释放PMOS器件中所述栅极具有的所述压应力，进而减少PMOS器件内所述沟道区所承受的所述拉应力，利于改善器件性能。然后，如图13所示，以辅助层184填充所述空腔182。所述辅助层184可具有压应力。所述辅助层184材料可为氮化硅。在所述空腔182中填充辅助层184，且使所述辅助层184具有压应力，所述压应力将传导至所述沟道区，并对所述沟道区产生压应力，利于进一步改善器件性能；通过使所述辅助层184材料与所述侧墙144材料相同，利于本发明提供的技术方案与现有工艺的兼容。实践中，在释放全部或部分压应力后，所述栅极中仍可能残留的压应力，可通过工艺控制使所述残留的压应力与所述辅助层184具有的压应力对形成于所述PMOS器件内的沟道区产生压应力。
此外，需说明的是，在其他实施例中，即使所述栅极不具有压应力，S卩，对于PMOS 器件而言，不会由于所述栅极具有压应力，而在PMOS器件的沟道区产生拉应力，通过去除所述侧墙144，以形成空腔，进而在所述空腔中填充具有压应力的辅助层184，所述压应力将传导至所述沟道区，并对所述沟道区产生压应力，而利于改善器件性能。在上述实施例中，可采用脉冲激光沉积(PLD)、原子层淀积(ALD)、等离子体增强原子层淀积(PEALD)或其他适合的工艺形成所述栅介质层120、所述牺牲层140、所述阻挡层160、所述层间介质层162和所述辅助层184。此外，本发明还提供了一种半导体器件，所述半导体器件包括PMOS器件，所述 PMOS器件包括
栅介质层，所述栅介质层形成于半导体基底上；栅极，所述栅极形成于所述栅介质层上；辅助层，所述辅助层形成于所述半导体基底上，所述辅助层环绕所述栅极及所述栅介质层或者环绕所述栅极且覆盖所述栅介质层；所述辅助层具有压应力及/或所述栅极具有压应力，以对形成于所述PMOS器件内的沟道区产生压应力。所述半导体基底经由在所述晶片内形成阱区及隔离区后获得。所述晶片可以包括硅片(本实施例)或其他化合物半导体，如碳化硅、砷化镓、砷化铟或磷化铟；此外，所述晶片优选地包括外延层；所述晶片也可以包括绝缘体上硅(SOI)结构。所述栅介质层可以选用铪基材料，如Hf02、HfSiO、HfSiON、HfTaO, HfTiO或Hf7r0中的一种或其组合。所述栅极包括层叠的功函数金属层(对于PMOS器件，所述功函数金属层为P型材料，所述功函数金属层提供的功函数与Si的价带之间的差值小于0. 2eV，所述功函数金属层材料可以包括 MoNx、TiSiN, TiCN, TaAlC, TiAlN, TaN、PtSix、Ni3Si、Pt、Ru、Ir、Mo、HfRu、 RuOx中的任一种或多种的组合)和主金属层，所述主金属层可以包括Al、Ti、TiAl、Ta、W或 Cu中的一种或其组合，优选为TiAl。所述辅助层材料可为氮化硅。此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、结构、制造、物质组成、手段、方法及步骤。根据本发明的公开内容，本领域技术人员将容易地理解， 对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，它们在执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果时，依照本发明的教导，可以对它们进行应用，而不脱离本发明所要求保护的范围。
权利要求
1.一种半导体器件的形成方法，所述半导体器件包括PMOS器件，其特征在于，形成所述PMOS器件的步骤包括形成栅堆叠结构，所述栅堆叠结构包括栅介质层、栅极和侧墙，所述栅介质层形成于半导体基底上，所述栅极形成于所述栅介质层上，所述侧墙环绕所述栅极及所述栅介质层或者环绕所述栅极且覆盖所述栅介质层； 去除所述侧墙，以形成空腔； 以辅助层填充所述空腔，所述辅助层具有第一压应力。
2.根据权利要求1所述的方法，其特征在于所述辅助层材料为氮化硅。
3.根据权利要求1或2所述的方法，其特征在于，形成所述栅堆叠结构的步骤包括 形成伪栅堆叠结构，所述伪栅堆叠结构包括栅介质层、伪栅和侧墙，所述栅介质层形成于半导体基底上，所述伪栅形成于所述栅介质层上，所述侧墙环绕所述伪栅及所述栅介质层或者环绕所述伪栅且覆盖所述栅介质层；形成阻挡层及层间介质层，所述阻挡层形成于所述半导体基底上且覆盖所述伪栅堆叠结构，所述层间介质层覆盖所述阻挡层；平坦化所述阻挡层及所述层间介质层，以暴露所述伪栅、所述侧墙和所述阻挡层； 以栅极材料替代所述伪栅，所述栅极材料具有第二压应力，所述第二压应力及所述第一压应力对形成于所述PMOS器件内的沟道区产生压应力。
4.根据权利要求3所述的方法，其特征在于所述栅极材料为TiAl。
5.根据权利要求3所述的方法，其特征在于所述阻挡层材料与所述侧墙材料相同，在去除所述侧墙时，也去除暴露的所述阻挡层。
6.一种半导体器件的形成方法，所述半导体器件包括PMOS器件，其特征在于，形成所述PMOS器件的步骤包括形成栅堆叠结构，所述栅堆叠结构包括栅介质层、栅极和侧墙，所述栅介质层形成于半导体基底上，所述栅极形成于所述栅介质层上且所述栅极材料具有第二压应力，所述侧墙环绕所述栅极及所述栅介质层或者环绕所述栅极且覆盖所述栅介质层； 去除所述侧墙，以形成空腔； 以辅助层填充所述空腔。
7.根据权利要求6所述的方法，其特征在于所述辅助层具有第一压应力，所述第一压应力及所述第二压应力对形成于所述PMOS器件内的沟道区产生压应力。
8.根据权利要求7所述的方法，其特征在于所述辅助层材料为氮化硅。
9.根据权利要求6所述的方法，其特征在于，形成所述栅堆叠结构的步骤包括形成伪栅堆叠结构，所述伪栅堆叠结构包括栅介质层、伪栅和侧墙，所述栅介质层形成于半导体基底上，所述伪栅形成于所述栅介质层上，所述侧墙环绕所述伪栅及所述栅介质层或者环绕所述伪栅且覆盖所述栅介质层；形成阻挡层及层间介质层，所述阻挡层形成于所述半导体基底上且覆盖所述伪栅堆叠结构，所述层间介质层覆盖所述阻挡层；平坦化所述阻挡层及所述层间介质层，以暴露所述伪栅、所述侧墙和所述阻挡层； 以栅极材料替代所述伪栅。
10.根据权利要求6所述的方法，其特征在于所述栅极材料为TiAl。
11.根据权利要求6所述的方法，其特征在于所述阻挡层材料与所述侧墙材料相同， 在去除所述侧墙时，也去除暴露的所述阻挡层。
12.—种半导体器件，所述半导体器件包括PMOS器件，其特征在于，所述PMOS器件包括栅介质层，所述栅介质层形成于半导体基底上； 栅极，所述栅极形成于所述栅介质层上；辅助层，所述辅助层形成于所述半导体基底上，所述辅助层环绕所述栅极及所述栅介质层或者环绕所述栅极且覆盖所述栅介质层；所述辅助层具有第一压应力及/或所述栅极具有第二压应力，以对形成于所述PMOS器件内的沟道区产生压应力。
13.根据权利要求12所述的半导体器件，其特征在于所述辅助层材料为氮化硅。
14.根据权利要求12或13所述的半导体器件，其特征在于所述栅极材料为TiAl。
全文摘要
一种半导体器件的形成方法，所述半导体器件包括PMOS器件，形成所述PMOS器件的步骤包括去除所述侧墙，以形成空腔；以辅助层填充所述空腔，所述辅助层具有第一压应力。或者，形成所述PMOS器件中的栅极，所述栅极具有第二压应力；去除所述侧墙，以形成空腔；以辅助层填充所述空腔。一种半导体器件，所述半导体器件包括PMOS器件，所述PMOS器件包括辅助层，所述辅助层形成于半导体基底上，所述辅助层环绕栅极及栅介质层或者环绕所述栅极且覆盖所述栅介质层；所述辅助层具有第一压应力及/或所述栅极具有第二压应力，以对形成于所述PMOS器件内的沟道区产生压应力。利于改善器件性能。
文档编号H01L21/8238GK102315125SQ20101022386
公开日2012年1月11日 申请日期2010年7月1日 优先权日2010年7月1日
发明者朱慧珑, 梁擎擎 申请人:中国科学院微电子研究所