技术编号:6950553
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种。 背景技术半导体集成电路中尤以使用MOS(Metal Oxide Semiconductor ;金属氧化物半导 体)晶体管的集成电路已朝高集成化迈进。随着此高集成化,集成电路中所使用的MOS晶 体管,其微细化也进展至纳米(nano)领域。当MOS晶体管的微细化进展时,泄漏(leak)电 流的抑制会变得困难,而会有为了确保所需电流量的要求,无法将电路的占有面积缩小的 问题。为了解决此种问题,提出一种将源极、栅极、漏极相对于衬底呈垂直方向配置,...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。