半导体器件及其制造方法

专利名称：半导体器件及其制造方法
技术领域：
本发明涉及一种半导体器件及其制造方法。
背景技术：
半导体集成电路中尤以使用MOS(Metal Oxide Semiconductor ；金属氧化物半导 体)晶体管的集成电路已朝高集成化迈进。随着此高集成化，集成电路中所使用的MOS晶 体管，其微细化也进展至纳米(nano)领域。当MOS晶体管的微细化进展时，泄漏(leak)电 流的抑制会变得困难，而会有为了确保所需电流量的要求，无法将电路的占有面积缩小的 问题。为了解决此种问题，提出一种将源极、栅极、漏极相对于衬底呈垂直方向配置，由栅极 包围柱状半导体层的构造的环绕式栅极晶体管(Surrounding-Gate Transistor, SGT)(例 如专利文献1)。[专利文献1]日本特开平2-71556号公报。

发明内容
(发明所欲解决的问题)在SGT中，在柱状半导体层的侧面区域形成沟道区域以包围柱状半导体层。因此， 可在较小占有面积内实现较大栅极宽度。为了使具有此种构造的SGT动作，需使较大导通 (on)电流流通于较小占有面积。然而，当源极、漏极的电阻较高时，由于难以对源极、漏极施 加与所希望电流对应的电压，因此无法流通所希望的电流。因此，需有包含供源极、漏极的 低电阻化用的设计的SGT的制造方法。此外，由于使较大导通电流流通于较小占有面积内， 因此也需接触窗(contact)的低电阻化。在SGT中，为了抑制随着微细化所产生的泄漏(leak)电流的增大，需将柱状半导 体层的直径缩小。当将柱状半导体层的直径缩小时，柱状半导体层的直径即较形成于柱状半导体层 的上部的接触窗层变小。此时，在形成柱状半导体层上的接触窗层的步骤中，当通过蚀刻形 成接触窗孔时施加过蚀刻(over etch)时，柱状半导体层上的接触窗层与形成于柱状半导 体层周围的栅极电极的短路即易于发生。本发明的目的提供一种用以抑制柱状半导体层上的接触窗层与形成于柱状半导 体层周围的栅极电极的短路，而且获得稳定的低电阻的接触窗电阻的接触窗层的构造与制 造方法。(解决问题的手段)为了实现所述目的，本发明的第1实施例的半导体器件的制造方法的特征为包 含准备构造体的步骤，该构造体具备衬底；平面状半导体层，形成于该衬底上方；及柱状 半导体层，形成于该平面状半导体层上；第1源极或漏极区域形成步骤，在所述柱状半导体 层的下部与所述平面状半导体层形成第1源极或漏极区域；栅极绝缘膜形成步骤，在所述 柱状半导体层周围形成栅极绝缘膜；栅极电极形成步骤，在该栅极绝缘膜上形成栅极电极以包围该柱状半导体层；第2漏极或源极区域形成步骤，在所述柱状半导体层的上部形成 第2漏极或源极区域；接触窗阻挡(stopper)膜形成步骤，在该第2漏极或源极区域形成步 骤的结果物上形成接触窗阻挡膜；接触窗层间膜形成步骤，在该接触窗阻挡膜上形成接触 窗层间膜以埋入该接触窗阻挡膜形成步骤的结果物；及接触窗层形成步骤，在所述第2漏 极或源极区域上形成第1接触窗层；所述接触窗层形成步骤包含第1图案(pattern)形成 步骤，在所述接触窗层间膜上形成与所述第1接触窗层的形成预定区域对应的第1图案；接 触窗孔形成步骤，使用所述第1图案将所述接触窗层间膜蚀刻至所述接触窗阻挡膜，借此 形成所述第1接触窗层用的第1接触窗孔；及接触窗阻挡膜去除步骤，通过蚀刻将残存于所 述第1接触窗孔的底部的所述接触窗阻挡膜予以去除；所述第1接触窗孔的底面对于所述 衬底的投影面，位于形成于所述柱状半导体层上面及所述柱状半导体层的上部侧面的所述 接触窗阻挡膜对于所述衬底的投影形状的外周内。优选为，所述接触窗层形成步骤还包含在所述第1源极或漏极区域上形成第2接 触窗层的步骤；形成所述第2接触窗层的步骤包含第2图案形成步骤，在所述接触窗层间 膜上形成与所述第2接触窗层的形成预定区域对应的第2图案；第2接触窗孔形成步骤，使 用该第2图案将所述接触窗层间膜蚀刻至所述接触窗阻挡膜，借此形成所述第2接触窗层 用的第2接触窗孔；及接触窗阻挡膜去除步骤，通过蚀刻将残存于所述第2接触窗孔的底部 的所述接触窗阻挡膜予以去除；所述第2接触窗孔形成为所述第2接触窗孔的侧面与所述 衬底大致垂直；所述第1接触窗孔形成为所述第1接触窗孔的侧面的倾斜的平均较所述第 2接触窗孔的侧面的倾斜的平均还大。优选为，所述接触窗层形成步骤还包含第2接触窗层形成步骤，在所述第1源极 或漏极区域上形成第2接触窗层；及第3接触窗层形成步骤，在从所述栅极电极延伸的栅极 配线上形成第3接触窗层；形成所述第2接触窗层的步骤包含第2图案形成步骤，在所述 接触窗层间膜上形成与所述第2接触窗层的形成预定区域对应的第2图案；第2接触窗孔 形成步骤，使用该第2图案将所述接触窗层间膜蚀刻至所述接触窗阻挡膜，借此形成所述 第2接触窗层用的第2接触窗孔；及接触窗阻挡膜去除步骤，通过蚀刻将残存于所述第2接 触窗孔的底部的所述接触窗阻挡膜予以去除；形成所述第3接触窗层的步骤包含第3图 案形成步骤，在所述接触窗层间膜上形成与所述第3接触窗层的形成预定区域对应的第3 图案；第3接触窗孔形成步骤，使用该第3图案将所述接触窗层间膜蚀刻至所述接触窗阻挡 膜，借此形成第3接触窗孔；及接触窗阻挡膜去除步骤，通过蚀刻将残存于所述第3接触窗 孔的底部的所述接触窗阻挡膜予以去除；所述第2接触窗孔形成为所述第2接触窗孔的侧 面与所述衬底大致垂直；所述第3接触窗孔形成为所述第3接触窗孔的侧面与所述衬底大 致垂直；所述第1接触窗孔形成为所述第1接触窗孔的侧面的倾斜的平均较所述第2接触 窗孔的侧面的倾斜的平均还大。优选为，所述接触窗层形成步骤还包含第2接触窗层形成步骤，在所述第1源极 或漏极区域上形成第2接触窗层；及第3接触窗层形成步骤，在从所述栅极电极延伸的栅极 配线上形成第3接触窗层；形成所述第2接触窗层的步骤包含第2图案形成步骤，在所述 接触窗层间膜上形成与所述第2接触窗层的形成预定区域对应的第2图案；第2接触窗孔 形成步骤，使用所述第2图案将所述接触窗层间膜蚀刻至所述接触窗阻挡膜，借此形成所 述第2接触窗层用的第2接触窗孔；及接触窗阻挡膜去除步骤，通过蚀刻将残存于所述第2接触窗孔的底部的所述接触窗阻挡膜予以去除；形成所述第3接触窗层的步骤包含第3 图案形成步骤，在所述接触窗层间膜上形成与所述第3接触窗层的形成预定区域对应的第 3图案；第3接触窗孔形成步骤，使用所述第3图案将所述接触窗层间膜蚀刻至所述接触窗 阻挡膜，借此形成所述第3接触窗层用的第3接触窗孔；及接触窗阻挡膜去除步骤，通过蚀 刻将残存于所述第3接触窗孔的底部的所述接触窗阻挡膜予以去除；所述第2接触窗孔形 成为所述第2接触窗孔的侧面与所述衬底大致垂直；所述第1接触窗孔形成为所述第1接 触窗孔的侧面的倾斜的平均较所述第2接触窗孔的侧面的倾斜的平均还大；所述第3接触 窗孔形成为所述第3接触窗孔的侧面的倾斜的平均较所述第2接触窗孔的侧面的倾斜的平 均还大。优选为，所述接触窗层形成步骤还包含第2接触窗层形成步骤，在所述第1源极 或漏极区域上形成第2接触窗层；形成所述第2接触窗层的步骤包含第2图案形成步骤， 在所述接触窗层间膜上涂布第2光刻胶(resist)，且使用光刻(lithography)将该第2光 刻胶予以图案化，借此形成与所述第2接触窗层的形成预定区域对应的第2图案；及第2接 触窗孔形成步骤，使用该第2图案将所述接触窗层间膜蚀刻至所述接触窗阻挡膜，借此形 成所述第2接触窗层用的第2接触窗孔；在所述接触窗层形成步骤中，还于从所述栅极电极 延伸的栅极配线上形成第3接触窗层；在所述图案形成步骤中，在所述接触窗层间膜上涂 布第1光刻胶，且使用光刻将该第1光刻胶予以图案化，借此使所述第1图案形成为与所述 第1接触窗层的形成预定区域及所述第3接触窗层的形成预定区域对应；在所述接触窗孔 形成步骤中，使用所述第1图案将所述接触窗层间膜蚀刻至所述接触窗阻挡膜，借此形成 所述第1接触窗孔及所述第3接触窗层用的第3接触窗孔；所述接触窗阻挡膜去除步骤在 形成所述第1接触窗孔、所述第2接触窗孔、及所述第3接触窗孔之后进行；在该接触窗阻 挡膜去除步骤中，通过蚀刻将分别残存于所述第1接触窗孔、所述第2接触窗孔、及所述第 3接触窗孔的底部的所述接触窗阻挡膜予以去除；所述第2接触窗孔形成为所述第2接触 窗孔的侧面与所述衬底大致垂直；所述第1接触窗孔形成为所述第1接触窗孔的侧面的倾 斜的平均较所述第2接触窗孔的侧面的倾斜的平均还大；所述第3接触窗孔形成为所述第 3接触窗孔的侧面的倾斜的平均较所述第2接触窗孔的侧面的倾斜的平均还大。优选为，所述接触窗层形成步骤还包含第2及第3接触窗层形成步骤，在所述第 1源极或漏极区域上形成第2接触窗层，而且在从所述栅极电极延伸的栅极配线上形成第3 接触窗层；所述第2及第3接触窗层形成步骤包含第2图案形成步骤，在所述接触窗层间 膜上涂布第2光刻胶，且使用光刻将该第2光刻胶予以图案化，借此形成与所述第2接触窗 层的形成预定区域及所述第3接触窗层的形成预定区域对应的第2图案；及第2接触窗孔 与第3接触窗孔形成步骤，使用所述第2图案将所述接触窗层间膜蚀刻至所述接触窗阻挡 膜，借此形成所述第2接触窗层用的第2接触窗孔及所述第3接触窗层用的第3接触窗孔； 在所述图案形成步骤中，在所述接触窗层间膜上涂布第1光刻胶，且使用光刻将该第1光刻 胶予以图案化，借此形成与所述第1接触窗层的形成预定区域对应的所述第1图案；所述接 触窗阻挡膜去除步骤在形成所述第1接触窗孔、所述第2接触窗孔、及所述第3接触窗孔之 后进行；在该接触窗阻挡膜去除步骤中，通过蚀刻将分别残存于所述第1接触窗孔、所述第 2接触窗孔、及所述第3接触窗孔的底部的所述接触窗阻挡膜予以去除；所述第2接触窗孔 形成为所述第2接触窗孔的侧面与所述衬底大致垂直；所述第3接触窗孔形成为所述第3接触窗孔的侧面与所述衬底大致垂直；所述第1接触窗孔形成为所述第1接触窗孔的侧面 的倾斜的平均较所述第2接触窗孔的侧面的倾斜的平均还大；所述第1接触窗孔形成为所 述第1接触窗孔的侧面的倾斜的平均较所述第3接触窗孔的侧面的倾斜的平均还大。优选为还具备氧化膜形成步骤，在所述柱状半导体层的上部侧面形成氧化膜为 侧壁(sidewall)状；在所述接触窗阻挡膜形成步骤中，所述接触窗阻挡膜形成在所述氧化 膜形成步骤的结果物上；该接触窗阻挡膜为氮化硅膜。本发明的第2实施例的半导体器件的特征为具备衬底；平面状半导体层，形成于 所述衬底上；柱状半导体层，形成于所述平面状半导体层上；第1源极或漏极区域，形成于 所述柱状半导体层底部；第2漏极或源极区域，形成于所述柱状半导体层上部；栅极绝缘 膜，形成于所述柱状半导体层周围；栅极电极，形成于该栅极绝缘膜上以包围该柱状半导体 层；第1接触窗层，形成于所述第2漏极或源极区域上；第2接触窗层，形成于所述第1源极 或漏极区域上；及第3接触窗层，形成于从所述栅极电极延伸的栅极配线上；所述第2接触 窗层的侧面与所述衬底大致垂直；所述第1接触窗层的侧面的倾斜的平均较所述第2接触 窗层的侧面的倾斜的平均还大。优选为，所述第3接触窗层的侧面的倾斜的平均较所述第2接触窗层的侧面的倾 斜的平均还大。优选为，所述第3接触窗层的侧面与所述衬底大致垂直，而且，所述第1接触窗层 的侧面的倾斜的平均较所述第3接触窗层的侧面的倾斜的平均还大。优选为还具备形成于所述柱状半导体层的上部侧面的第1绝缘膜侧壁；所述第1 接触窗层的底面对于所述衬底的投影面，位于所述第1绝缘膜侧壁对于所述衬底的投影形 状的外周内。优选为还具备形成于所述第1绝缘膜侧壁上的接触窗阻挡膜；所述第1绝缘膜侧 壁为氧化硅膜；所述接触窗阻挡膜为氮化硅膜。在此，所谓衬底的“上方”指衬底上或夹有形成于衬底上的数层的衬底的上方。(发明效果)依据本发明，即可抑制在纵型晶体管中，形成于柱状半导体层上的接触窗层与形 成于柱状半导体层周围的栅极电极的短路。再者，可获得稳定的低电阻的接触窗电阻。


图1为用以说明第1实施例的半导体器件的制造方法图，(a)为平面图，(b)为(a) 的A-A’剖面图。图2为用以说明第1实施例的半导体器件的制造方法图，(a)为平面图，(b)为(a) 的A-A’剖面图。图3为用以说明第1实施例的半导体器件的制造方法图，(a)为平面图，(b)为(a) 的A-A’剖面图。图4为用以说明第1实施例的半导体器件的制造方法图，(a)为平面图，(b)为(a) 的A-A’剖面图。图5为用以说明第1实施例的半导体器件的制造方法图，(a)为平面图，(b)为(a) 的A-A’剖面图。
图6为用以说明第1实施例的半导体器件的制造方法图，(a)为平面图，(b)为(a) 的A-A’剖面图。图7为用以说明第1实施例的半导体器件的制造方法图，(a)为平面图，(b)为(a) 的A-A’剖面图。图8为用以说明第1实施例的半导体器件的制造方法图，(a)为平面图，(b)为(a) 的A-A’剖面图。图9为用以说明第1实施例的半导体器件的制造方法图，(a)为平面图，(b)为(a) 的A-A’剖面图。图10为用以说明第 (a)的A-A’剖面图。图11为用以说明第 (a)的A-A’剖面图。
实施例的半导体器件的制造方法图，图12为用以说明第 (a)的A-A’剖面图。图13为用以说明第 (a)的A-A’剖面图。图14为用以说明第 (a)的A-A’剖面图。图15为用以说明第 (a)的A-A’剖面图。图16为用以说明第 (a)的A-A’剖面图。图17为用以说明第 (a)的A-A’剖面图。图18为用以说明第 (a)的A-A’剖面图。图19为用以说明第 (a)的A-A’剖面图。图20为用以说明第 (a)的A-A’剖面图。图21为用以说明第 (a)的A-A’剖面图。图22为用以说明第 (a)的A-A’剖面图。图23为用以说明第 (a)的A-A’剖面图。图24为用以说明第 (a)的A-A’剖面图。图25为用以说明第
实施例的半导体器件的制造方法图， 实施例的半导体器件的制造方法图，
实施例的半导体器件的制造方法图， 实施例的半导体器件的制造方法图， 实施例的半导体器件的制造方法图， 实施例的半导体器件的制造方法图， 实施例的半导体器件的制造方法图， 实施例的半导体器件的制造方法图， 实施例的半导体器件的制造方法图， 实施例的半导体器件的制造方法图， 实施例的半导体器件的制造方法图， 实施例的半导体器件的制造方法图， 实施例的半导体器件的制造方法图， 实施例的半导体器件的制造方法图， 实施例的半导体器件的制造方法图，
为平面图，(b)为 为平面图，(b)为 为平面图，(b)为 为平面图，(b)为 为平面图，(b)为 为平面图，(b)为 为平面图，(b)为 为平面图，(b)为 为平面图，(b)为 为平面图，(b)为 为平面图，(b)为 为平面图，(b)为 为平面图，(b)为 为平面图，(b)为 为平面图，(b)为 为平面图，(b)为(a)的 A-A，剖面图。
图26为用以说明第实施例的半导体器件的制造方法图，(a)为平面图，(b)为(a)的 A-A，剖面图。
图27为用以说明第实施例的半导体器件的制造方法图，(a)为平面图，(b)为(a)的 A-A，剖面图。
图28为用以说明第实施例的半导体器件的制造方法图，(a)为平面图，(b)为(a)的 A-A，剖面图。
图29为用以说明第实施例的半导体器件的制造方法图，(a)为平面图，(b)为(a)的 A-A，剖面图。
图30为用以说明第实施例的半导体器件的制造方法图，(a)为平面图，(b)为(a)的 A-A，剖面图。
图31为用以说明第实施例的半导体器件的制造方法图，(a)为平面图，(b)为(a)的 A-A，剖面图。
图32为用以说明第实施例的半导体器件的制造方法图，(a)为平面图，(b)为(a)的 A-A，剖面图。
图33为用以说明第实施例的半导体器件的制造方法图，(a)为平面图，(b)为(a)的 A-A，剖面图。
图34为用以说明第实施例的半导体器件的制造方法图，(a)为平面图，(b)为(a)的 A-A，剖面图。
图35为用以说明第实施例的半导体器件的制造方法图，(a)为平面图，(b)为(a)的 A-A，剖面图。
图36为用以说明第实施例的半导体器件的制造方法图，(a)为平面图，(b)为(a)的 A-A，剖面图。
图37为用以说明第实施例的半导体器件的制造方法图，(a)为平面图，(b)为(a)的 A-A，剖面图。
图38为用以说明第实施例的半导体器件的制造方法图，(a)为平面图，(b)为(a)的 A-A，剖面图。
图39为用以说明第实施例的半导体器件的制造方法图，(a)为平面图，(b)为(a)的 A-A，剖面图。
图40为用以说明第实施例的半导体器件的制造方法图，(a)为平面图，(b)为(a)的 A-A，剖面图。
图41为用以说明第实施例的半导体器件的制造方法图，(a)为平面图，(b)为(a)的 A-A，剖面图。
图42为用以说明第实施例的半导体器件的制造方法图，(a)为平面图，(b)为(a)的 A-A，剖面图。
图43为用以说明第实施例的半导体器件的制造方法图，(a)为平面图，(b)为(a)的 A-A，剖面图。
图44为用以说明第实施例的半导体器件的制造方法图，且为图43(a)的B-B’
剖面图。
11
图45A为显示比较例的半导体器件的柱状硅层上部形状的剖面图。
图45B为显示比较例的半导体器件的柱状硅层上部形状的剖面图。
图46A为第1实施例的半导体器件的柱状硅层附近的平面图。
图46B为第1实施例的半导体器件的柱状硅层上部形状的剖面图。
图46C为第1实施例的半导体器件的变化例的柱状硅层上部形状的剖面图。
图47A为第1实施例的半导体器件的变化例的柱状硅层附近的平面图。
图47B为显示第1实施例的半导体器件的变化例的柱状硅层上部区域的形状的剖面图。
图48A为显示本发明的另一实施例的半导体器件的柱状硅层上部区域的形状的剖面图。
图48B为显示其他实施例的半导体器件的柱状硅层上部区域的形状的剖面图。
图48C为显示其他实施例的半导体器件的柱状硅层上部区域的形状的剖面图。
上述附图中的附图标记说明如下
110硅衬底
112平面状硅层
113柱状硅层
120埋入氧化膜
121衬垫氧化膜
123牺牲氧化膜
124栅极绝缘膜
125第1氧化膜
126接触窗层间膜
130第1氮化膜
131a第2氮化膜
131第3绝缘膜侧壁
132第3绝缘膜
133第2绝缘膜侧壁
134第1绝缘膜侧壁(氧化膜)
135接触窗阻挡膜
135a形成于柱状半导体层上面及侧面的接触窗阻挡膜对于衬底的投影形状的外周
140第1非晶硅膜
141第2非晶硅膜(栅极导电膜)
141a栅极电极
141b栅极配线
150,160,301 光刻胶图案
151至153 金属与硅的化合物层
161反射防止膜层(BARC层)
170金属膜
171阻障金属层
172第3接触窗层
173第1接触窗层
174第2接触窗层
175阻障金属层
176金属层
177至179 第1层配线
180第1图案
181柱状硅层上接触窗孔(第1接触窗孔)
181a第1接触窗的底面对于所述衬底的投影面
182第2图案
183平面状硅层上接触窗孔(第2接触窗孔)
184栅极配线上接触窗孔(第3接触窗孔)
200源极扩散层
201漏极扩散层
301光刻胶图案
303第1绝缘膜
303a、303b、306 绝缘膜
305第4氧化膜
307偏移间隔层
309基体
具体实施例方式(第1实施例)图43为显示本发明的第1实施例的半导体器件的NMOS SGT图，(a)为其平面图， (b)为沿着(a)的剖面线A-A’的剖面图。此外，图44为沿着图43的(a)的剖面线B_B’的 剖面图。以下参照图43、图44说明本实施例的半导体器件的NMOS SGT0在属于衬底的硅衬底110上，形成有属于平面状半导体层的平面状硅层112。在 平面状硅层112上，形成有属于柱状半导体层的柱状硅层113。在柱状硅层113的下部与 平面状硅层112，形成有源极扩散层200。在柱状硅层113的上部，形成有漏极扩散层201。 在源极扩散层200与漏极扩散层201之间，形成有基体(body) 309。在柱状硅层113周围， 形成有栅极绝缘膜124。再者，在栅极绝缘膜124上，形成有栅极电极141a以包围柱状硅层 113。栅极配线141b从栅极电极141a延伸。栅极电极141a具备柱状硅层113周围的非晶 硅(amorphous silicon)膜141的一部分及金属与硅的化合物层151的一部分。此外，栅 极配线141b具备非晶硅膜141的其他部分及金属与硅的化合物层151的其他部分。此外，在栅极电极141a与源极扩散层200之间，形成有第1绝缘膜303。第1绝缘 膜303为较栅极绝缘膜124还厚的氧化膜。在从栅极电极141a及从栅极电极141a延伸的 栅极配线141b与源极扩散层200之间，形成较栅极绝缘膜124厚的属于氧化膜的第1绝缘 膜303，借此可降低栅极电极141a及栅极配线141b、与源极扩散层200之间的寄生电容。
在栅极电极141a的上部且于柱状硅层113的上部侧壁，形成有形成为侧壁状的绝 缘膜，即第1绝缘膜侧壁134。在栅极电极141a及栅极配线141b的侧壁，形成有形成为侧 壁状的属于绝缘膜的第2绝缘膜侧壁133。第1绝缘膜侧壁134为氧化膜时，在通过蚀刻方 式形成后述的柱状硅层113上部的供接触窗层173用的接触窗孔的步骤中，使用由氮化膜 所形成的接触窗阻挡膜135与由氧化膜所形成的第1绝缘膜侧壁134的选择比较高的蚀刻 条件，借此可抑制接触窗孔形成时的过蚀刻。在源极扩散层200的上部表面形成有金属与硅的化合物层153，在漏极扩散层201 的上部表面形成有金属与硅的化合物层152。在设于源极扩散层200上部区域的金属与硅的化合物层153上，形成有第2接触 窗层174。在设于漏极扩散层201上部区域的金属与硅的化合物层152，形成有第1接触窗 层173。在从栅极电极141a延伸的栅极配线141b上，形成有第3接触窗层172。在此，关 于形成于柱状硅层113上的第1接触窗层173的形状将于后陈述。将源极扩散层200连接于接地电位(GND电位)、及将漏极扩散层201连接于Vcc 电位，而对栅极电极141a供给0至Vcc的电位，借此使本实施例的SGT进行晶体管动作。另外，形成于柱状硅层113上部的扩散层也可为源极扩散层，而形成于柱状硅层 113下部的扩散层也可为漏极扩散层。以下参照图1至图43说明用以形成本发明第1实施例的半导体器件的SGT的制 造方法的一例进行说明。另外，在这些附图中，对相同构成要素赋予相同符号。图1至图43 显示本发明的SGT的构造例。(a)为平面图，(b)为A-A’的剖面图。参照图1，在硅衬底110上形成衬垫(pad)氧化膜121。参照图2，在衬垫氧化膜121上形成第1氮化膜130，在第1氮化膜130上形成第 1非晶硅膜140。另外，第1非晶硅膜也可为由多晶硅(polysilicon)所形成的膜。参照图3，在第1非晶硅膜140上涂布光刻胶，且将此光刻胶使用光刻方式予以 图案化，借此形成与在后步骤中所形成的柱状硅层113的形成预定区域对应的光刻胶图案 301。参照图4，使用光刻胶图案301将第1非晶硅膜140及第1氮化膜130进行蚀刻， 以作成第1硬质掩模(hard mask)。接着使用第1硬质掩模将衬垫氧化膜121进行蚀刻。参照图5，将光刻胶图案301去除。参照图6，以属于第1硬质掩模的第1氮化膜130及第1非晶硅膜140作为掩模， 将硅衬底110进行干蚀刻，借此形成柱状硅层113。在进行干蚀刻时，第1非晶硅膜140也 被蚀刻。当第1非晶硅膜140全被蚀刻时，由于在干蚀刻器件中所可检测的等离子发光强 度会变化，因此通过检测此等离子发光强度的变化，即可检测蚀刻的终点。借此，无论蚀刻 率(etching rate)为何，均可稳定地控制柱状硅层113的高度。为了使用所述的终点检测方法，通过干蚀刻形成柱状硅层113之前的非晶硅膜 140的膜厚，需形成为较柱状硅层113的高度还小。参照图7，为了缓和成为沟道部的柱状硅层113的侧壁的凹凸、及去除在干蚀刻中 注入有碳(carbon)等的硅表面，将柱状硅层113及硅衬底110表面予以牺牲氧化，以形成 牺牲氧化膜123。参照图8，在所述步骤的结果物上涂布光刻胶，且使用光刻方式将此光刻胶予以图案化，借此形成与平面状硅层112的形成预定区域对应的光刻胶图案150。此时，通过形成 于柱状硅层113及硅衬底110上的牺牲氧化膜123，来保护硅表面不受下一步骤的干蚀刻时 所产生的副生成物的污染。参照图9，使用光刻胶图案150，且通过干蚀刻将硅衬底110进行加工，以形成平面 状硅层112。参照图10，将光刻胶图案150去除。参照图11，将埋入氧化膜120予以沉积且进行平坦化以埋入所述步骤的结果物。参照图12，将经进行平坦化的埋入氧化膜120进行蚀刻，使平面状硅层112的表面露出。参照图13，在柱状硅层113侧面形成由例如氧化硅等电介质材料所构成的偏移间 隔层(offset spacer) 3070通过偏移间隔层307，即可在下一步骤中注入杂质时，抑制杂质 从柱状硅层113的侧壁注入于柱状硅层113。参照图14，在平面状硅层112注入砷或磷的杂质，且于柱状硅层113下部与平面状 硅层112形成源极扩散层200。在本步骤中，不进行通过形成于柱状硅层113上的第1氮化膜130对于柱状硅层 113上部的注入。如上所述分别对于形成于平面状硅层112的源极扩散层200与形成于柱 状硅层113上部的漏极扩散层201进行注入，即可易于将各个注入条件最佳化。因此，可抑 制短沟道(short channel)效应而可抑制泄漏电流。参照图15，将偏移间隔层307进行蚀刻予以去除。参照图16，形成氧化膜的绝缘膜303a。在柱状硅层113的下部、源极扩散层200 上、及柱状硅层113上部形成绝缘膜303a为较厚，且于柱状硅层113侧壁形成绝缘膜303a 为较薄。参照图17，通过蚀刻，将柱状硅层113的侧壁的绝缘膜303a进行蚀刻。蚀刻以各 向同性蚀刻为优选。如上所述，在柱状硅层113底部、源极扩散层200上、及柱状硅层113上 部形成绝缘膜为较厚，且于柱状硅层113侧壁形成绝缘膜为较薄。因此，在将柱状硅层113 的侧壁的绝缘膜303a进行蚀刻后，也于柱状硅层113的底部区域、源极扩散层200上方及 柱状硅层113上方残存绝缘膜303a的一部分，而于柱状硅层113的底部区域及源极扩散层 200上方形成绝缘膜303b，及于柱状硅层113上方形成绝缘膜306。绝缘膜303b位于之后 所形成的栅极电极141a及栅极配线141b与源极扩散层200之间，成为较栅极绝缘膜124 厚的第1绝缘膜303。通过第1绝缘膜303即可降低之后所形成的栅极电极141a及栅极配 线141b与源极扩散层200之间的寄生电容。另外，在之后的步骤中，以位于栅极电极141a及栅极配线141b与平面状硅层112 之间的方式形成的第1绝缘膜303，也可以埋没柱状硅层113的方式形成绝缘膜，并予以平 坦化、及进行回蚀来形成。参照图18，在柱状硅层113的侧面形成氧化膜或硅氧氮化膜的栅极绝缘膜124。参照图19，形成属于栅极导电膜的第2非晶硅膜141，以埋入柱状硅层113。第2 非晶硅膜141也可为由多晶硅所形成的膜。参照图20，通过化学机械研磨(Chemical Mechanical Polishing,CMP)将第 2 非 晶硅膜141进行研磨，以将其上面平坦化。在CMP中，使用属于第1硬质掩模的氮化膜130作为CMP的挡止层，借此即可以良好重现性控制由CMP所研磨的非晶硅的量。参照图21，将属于栅极导电膜的第2非晶硅膜141进行回蚀。借此，即可决定栅极 长度。参照图22，在所述步骤的结果物上沉积第1氧化膜125，且于第1氧化膜125上沉 积第2氮化膜131a。由于通过第1氧化膜125保护栅极电极141a的上面不受后步骤中所 进行的湿式处理或干式处理的影响，因此可控制栅极长度的变动，即可控制栅极长度的差 异及来自栅极电极141a上面对于栅极绝缘膜124造成的损伤。参照图23，通过将第2氮化膜131a进行回蚀以形成第3绝缘膜侧壁131。此时， 第1氧化膜125也被蚀刻。由于第3绝缘膜侧壁131的膜厚成为栅极电极141a的膜厚，因 此通过调整第2氮化膜131a的膜厚及回蚀条件，即可形成所希望的膜厚的栅极电极。参照图24，在第2非晶硅膜(栅极导电膜)141注入磷⑵之类的杂质，之后，将所 注入的杂质予以活性化。参照图25，在所述步骤的结果物上形成反射防止膜(BARC)层161，并进一步涂布 光刻胶等，且使用光刻方式将该光刻胶予以图案化，借此而形成与在后步骤中所要形成的 栅极配线的图案对应的光刻胶图案160。参照图26，以光刻胶图案160为掩模，将BARC层161及第2非晶硅膜141进行蚀 刻，以形成栅极电极141a及栅极配线141b。参照图27，通过干蚀刻或湿蚀刻将绝缘膜303b的一部分去除以使源极扩散层200 的表面露出，以形成第1绝缘膜303。参照图28，将光刻胶图案160及BARC层161去除。接着，在栅极电极141a及栅极 配线141b露出的表面形成第4氧化膜305。通过第4氧化膜305，即可在将后步骤中所进 行的第1氮化膜130及第3绝缘膜侧壁131去除时保护栅极电极141a。参照图29，通过干蚀刻或湿蚀刻将柱状硅层113上部的第1氮化膜130及第3绝 缘膜侧壁131予以去除。参照图30，通过干蚀刻或湿蚀刻将衬垫氧化膜121、第1氧化膜125、及第4氧化膜 305予以去除，以使源极扩散层200露出。参照图31，在所述步骤的结果物上形成第3绝缘膜132。参照图32，将第3绝缘膜132进行回蚀，以使源极扩散层200的上面及柱状硅层 113上部的表面露出。此时，在柱状硅层113的侧壁与栅极电极141a及栅极配线141b的侧 壁，分别残存第3绝缘膜132成侧壁状，以形成第1绝缘膜侧壁134与第2绝缘膜侧壁133。 通过第1绝缘膜侧壁134，使栅极电极141a及栅极配线141b与之后形成于第1柱状硅层 113上部的漏极扩散层201分离，且通过第2绝缘膜侧壁133使栅极电极141a及栅极配线 141b与源极扩散层200分离。因此，可防止之后步骤中所形成的金属与硅的化合物所造成 的栅极电极141a及栅极配线141b、与源极扩散层200及漏极扩散层201的短路。此外，以 第1绝缘膜侧壁134将柱状硅层113上部的侧壁予以覆盖，借此即可控制柱状硅层113的 侧壁中的金属与硅的化合物化。参照图33，通过杂质注入等在柱状硅层113的上部导入P或As等的杂质，以形成漏极扩散层201。源极扩散层200与漏极扩散层201之间成为基体309。参照图34，在所述步骤的结果物上将Ni或Co等的金属进行溅镀以形成第1金属膜，且通过施加热处理而在源极扩散层200表面及漏极扩散层201表面形成金属与硅的化 合物，并将未反应的金属膜予以去除，借此形成漏极扩散层201上的金属与硅的化合物层 152、及源极扩散层200上的金属与硅的化合物层153。此时，在包围柱状硅层113的栅极电 极141a及栅极配线141b上也形成金属与硅的化合物层151。在包围柱状硅层113的栅极电极141a上形成金属与硅的化合物层151，藉以减少 栅极电极141a的寄生电容。参照图35，在所述步骤的结果物上形成氮化膜等的接触窗阻挡膜135。参照图36，在形成氧化膜等的接触窗层间膜126以埋入所述步骤的结果物之后， 通过CMP予以平坦化。参照图37，在接触窗层间膜126上涂布第1光刻胶，且使用光刻方式将第1光刻胶 予以图案化，借此形成与形成于柱状硅层113上部的接触窗的形成预定区域对应的第1图 案 180。参照图38，使用第1图案180将接触窗层间膜126进行蚀刻，以形成柱状硅层113 上的接触窗层(第1接触窗层)用的第1接触窗孔181。关于此时的第1接触窗孔181的 形状将于后陈述。蚀刻是使用属于氧化膜的接触窗层间膜126与属于氮化膜的接触窗阻挡 膜135的选择比较高的条件，借此以接触窗阻挡膜135使蚀刻停止。参照图39，在所述步骤的结果物上涂布第2光刻胶，且使用光刻方式将第2光刻胶 予以图案化，借此形成与形成于平面状硅层上的接触窗层(第2接触窗层)的形成预定区 域及形成于栅极配线141b上的接触窗层(第3接触窗层)的形成预定区域对应的第2图 案 182。参照图40，使用第2图案182将接触窗层间膜126进行蚀刻，以形成平面状硅层 112的源极扩散层200上的接触窗层(第2接触窗层)用的第2接触窗孔183、及栅极配线 141b上的接触窗层(第3接触窗层)用的第3接触窗孔184。此时，当以接触窗孔侧面成为 与衬底110大致垂直的方式形成接触窗孔183、184时，可使最深的平面状硅层112的源极 扩散层200上的接触窗层用的第2接触窗孔183确实开口，且可使所形成的接触窗层的接 触窗电阻稳定。蚀刻是使用接触窗层间膜126与接触窗阻挡膜135的选择比较高的条件， 借此以接触窗阻挡膜135使蚀刻停止。参照图41，通过蚀刻将残存于柱状硅层113上的第1接触窗孔181、平面状硅层 112的源极扩散层200上的第2接触窗孔183、及栅极配线141b上的第3接触窗孔184的 底部的接触窗阻挡膜135予以去除。参照图42，在接触窗孔181、183、184涂布属于阻障金属(barrier metal)的钽 (Ta)或氮化钽(TaN)等，并于形成阻障金属层171后，通过溅镀或镀覆方式涂布铜(Cu)之 类的金属以形成金属膜170，且通过CMP以形成栅极配线层141b上的接触窗层172、柱状硅 层113上的接触窗层173、平面状硅层112的源极扩散层200上的接触窗层174。也可使用 钛(Ti)或氮化钛(TiN)作为阻障金属。此外，也可使用钨(W)。此外，也可使用含铜的合金。参照图43及图44，涂布光刻胶(未图示)，且使用光刻方式将此光刻胶予以图案 化，借此形成与第1层配线177、178、179的形成预定区域对应的图案，且使用此图案来形成 阻障金属层175及金属层176。通过此步骤以形成第1层配线177、178、179。
在所述制造方法中，虽通过与平面状硅层112上的第2接触窗孔183相同步骤形 成栅极配线141b上的第3接触窗孔184，也可通过与柱状硅层112上的第1接触窗孔181 相同步骤来形成栅极配线141b上的接触窗孔184。以下详述本实施例中柱状硅层113上的接触窗层173的形状与柱状硅层113上部 的形状的关系。在本实施例的SGT中，柱状硅层113的尺寸愈小，愈可抑制短沟道效应。因 此，柱状硅层113以最小尺寸附近的尺寸，通过光刻方式予以图案化。柱状硅层113在之后 通过蚀刻时的尺寸收缩(shrink)或牺牲氧化等来缩小其尺寸。因此，最终的柱状硅层113 的尺寸，形成为较可图案化的最小尺寸小。因此，柱状硅层113上的接触窗层173的底部的 尺寸，大多形成为较柱状硅层113上部的尺寸大。图45A及图45B显示将接触窗层间膜126进行蚀刻后的柱状硅层113上部的剖面 形状。另外，图45A及图45B显示相对于本实施例的半导体器件及其制造方法的比较例，用 以说明第1实施例的半导体器件及其制造方法。如图45A所示，第1接触窗孔181的底部的尺寸较形成于柱状硅层113上部及侧 壁的接触窗阻挡膜135的上面的尺寸大的情形下，于后步骤的接触窗阻挡膜135进行蚀刻 时，如图45B所示，在接触窗阻挡膜135进行蚀刻后，柱状硅层113上的第1接触窗孔181 即到达栅极配线141b表面，而使第1接触窗层173与栅极配线141b产生短路。因此，为了 要抑制柱状硅层113上的第1接触窗层173与栅极配线141b的短路，第1接触窗层173的 底部的尺寸，需形成为较形成于柱状硅层113上部及柱状硅层113上部侧壁的接触窗阻挡 膜135的上面的尺寸小。图46A至图48C为接触窗层间膜126的蚀刻后的柱状硅层113附近的放大图，图 46A及图47A为其平面示意图。图46B及图46C为图46A的剖面线A-A’的剖面图，且为柱状 硅层113的上部附近的放大图。图47B、第47C图及图48A至图48C，图47A的剖面线A-A， 的剖面图，且为柱状硅层113的上部附近的放大图。另外，图46A及图47A为平面示意图， 为了区分区域，将一部分附上阴影线(hatching)。图46A及图46B为第1接触窗孔181底面的尺寸较形成于柱状硅层113上部及柱 状硅层113上部侧壁的接触窗阻挡膜135上面的尺寸小时的柱状硅层113上部周边的图。 即，第1接触窗层173用的第1接触窗孔181的底面对于衬底110的投影面181a，位于形成 于柱状硅层113上面及柱状硅层113上部侧面的接触窗阻挡膜135对于衬底110的投影形 状的外周135a内。此情形下，由于从栅极电极141a表面至第1接触窗层173用的第1接 触窗孔181的底面的接触窗阻挡膜135的纵方向的膜厚，较从柱状硅层113上部表面至第1 接触窗孔181的底面的接触窗阻挡膜135的膜厚还厚，因此即使施加100%左右的过蚀刻， 也不易发生栅极电极141a与第1接触窗层173的短路。因此，在形成第1接触窗孔181时， 第1接触窗孔181的底面对于衬底110的投影面，形成为位于形成于柱状硅层113的上面 及柱状硅层113的上部侧面的接触窗阻挡膜135对于衬底110的投影形状的外周内。图46C显示本实施例的变化例。如图46C所示，也可以底面较上面小的方式形成第 1接触窗孔181，借此而使第1接触窗孔181的底面对于衬底110的投影面，形成为位于形 成于柱状硅层113的上面及侧面的接触窗阻挡膜135对于衬底110的投影形状的外周内。通过此种构成，即可抑制柱状硅层113上的接触窗层173与形成于柱状硅层113 周围的栅极电极141a的短路。
图47B显示本实施例的其他变化例。形成于柱状硅层113上面及侧面的接触窗阻 挡膜135，实际上如图47B所示，其上面的角部可呈圆角而非直角。在接触窗阻挡膜135上 面角部呈圆角的位置，于采用氮化膜作为接触窗阻挡膜135、及采用氧化膜作为接触窗层间 膜126时，其蚀刻的选择比较低。因此，将接触窗层间膜126进行蚀刻时，会有接触窗阻挡 膜135更为被蚀刻的情形。因此，如图47A及图47B所示，第1接触窗孔181底面的尺寸形 成为较形成于柱状硅层113上部及柱状硅层113上部侧壁的接触窗阻挡膜135上面的尺寸 还小，甚且第1接触窗孔181的底面形成为较上面小。借此，第1接触窗孔181的底面即形 成于接触窗阻挡膜135上面的相对较平坦的部分，因此接触窗层间膜126在蚀刻时的接触 窗层间膜126与接触窗阻挡膜135的选择比变高，而使接触窗阻挡膜135被蚀刻的量变少。 通过此种构造，即可设计成使第1接触窗层173与栅极电极141a更难以短路的构造。再 者，第1接触窗孔181的侧面的倾斜的平均愈大，愈可抑制短路。尤其柱状硅层113上的第 1接触窗孔181底面的尺寸较形成于柱状硅层113的侧壁上部的第1绝缘膜侧壁134还小 时，即第1接触窗孔181的底面对于衬底110的投影面181a，位于第1绝缘膜侧壁134对于 衬底110的投影形状的外周134a内时，由于第1接触窗孔181的底面形成于接触窗阻挡膜 135上面为平坦的部分，因此第1接触窗层173与栅极电极141a的短路难以发生。在此，更严格来说，在接触窗孔的形成中，即使要形成为接触窗孔的侧面与衬底 110垂直，在蚀刻的性质上，接触窗孔的底面也会较接触窗孔的上面稍小，且接触窗孔的深 度愈深，底面就会愈小。因此，相较于接触窗孔侧面以相对于衬底大致垂直方式形成的第2 接触窗孔183的侧面的倾斜的平均，只要第1接触窗孔181侧面的倾斜的平均形成为较大 即可。(其他实施例)图48A至图48C显示本发明的其他实施例的半导体器件的第1接触窗孔181的形 状。在图46A至图47B中虽已说明了第1接触窗孔181侧面相对于衬底110为大致垂直的 情形、及第1接触窗孔181剖面具有斜锥(taper)形状的情形，第1接触窗孔181的剖面， 也可为图48A至图48C所示的形状。此时，如图48A、图48B、图48C所示，连结α与β的 线段与相对于衬底110的垂直线所构成的角度θ为接触窗孔侧面的倾斜的平均时，相较于 接触窗孔侧面以大致垂直方式形成的第2接触窗孔183的侧面的倾斜的平均，只要第1接 触窗孔181的侧面的倾斜的平均形成为较大即可。另夕卜，由于第1接触窗孔181较平面状硅层112上的第2接触窗孔183还浅，因此 难以发生蚀刻在途中停止的问题。此外，也难以发生接触窗的电阻值差异的问题。因此，通 过调整蚀刻条件，相对较容易形成第1接触窗孔181为使第1接触窗孔181的侧面的倾斜 的平均较侧面以大致垂直的方式形成的第2接触窗孔183的侧面的倾斜的平均还大。此外，以另一变化例而言，也可取代形成第1接触窗孔181为使第1接触窗孔181 的侧面的倾斜的平均较接触窗孔侧面以相对于衬底110大致垂直的方式形成的第2接触窗 孔183的侧面的倾斜的平均还大，而通过将柱状硅层113上的第1接触窗孔181形成为其侧 面与衬底110大致垂直，且将其底面形成为较小，也可获得相同功效。与所述实施例相同， 尤其柱状硅层113上的第1接触窗孔181的底面的尺寸较形成于柱状硅层113的上部侧壁 的第1绝缘膜侧壁134的外周小时，即第1接触窗层173的底面对于衬底110的投影面，位 于第1绝缘膜侧壁134对于衬底110的投影形状的外周内时，第1接触窗孔181的底面，形成于接触窗阻挡膜135上面的中较平坦的部分。因此，第1接触窗层173与栅极电极141a 的短路难以发生。由于柱状硅层113上的第1接触窗孔181较平面状硅层112的源极扩散 层200上的第2接触窗孔183浅，因此易于将深度较接触窗小的第1接触窗孔予以图案化。 此时，将接触窗层间膜126形成为尽量薄时，可将更小的接触窗层予以图案化。在此，如上所述，由于柱状硅层113上的第1接触窗层173较平面状硅层112的源 极扩散层200上的第2接触窗层174还浅，因此形成较容易。因此，即使尺寸小，仍可获得 稳定的接触窗电阻。另一方面，平面状硅层112的源极扩散层200上的第2接触窗层174 较柱状硅层113上的第1接触窗层173还深。因此，将第2接触窗层174形成为斜锥形状 时，第2接触窗层174的底部变小。因此，第2接触窗层174成为高电阻，易于发生接触窗 电阻的差异变大的缺失。因此，以将平面状硅层112上的第2接触窗孔183，形成为其侧面 与衬底110大致垂直为优选。借此来维持第2接触窗孔183底面的面积。另外，再将柱状 硅层113上的第1接触窗孔181的底面形成为较小。通过此种构成，即可抑制柱状硅层113 上的第1接触窗层173与栅极电极141a及栅极配线141b的短路，而且关于平面状硅层112 的源极扩散层200上的第2接触窗层可获得稳定的低电阻的接触窗电阻。此外，以氧化膜形成第1绝缘膜侧壁134时，除可抑制柱状硅层113上的第1接触 窗层173与栅极电极141a的短路以外，尚可抑制柱状硅层113侧壁的蚀刻。以氮化膜形成 第1绝缘膜侧壁134时，会有蚀刻从柱状硅层113上部侧壁变大的情形。另一方面，以氧化 膜形成第1绝缘膜侧壁134时，在属于氮化膜的接触窗阻挡膜135进行蚀刻时使用氧化膜 与选择比较高的条件，即可借此而抑制柱状硅层113上部侧壁部的过剩的蚀刻。在所述实施例中，虽已例示氧化膜作为接触窗层间膜126、及氮化膜作为接触窗阻 挡膜135，接触窗层间膜126也可设为Low-k(低介电率)膜等的其他绝缘膜。此时，接触窗 阻挡膜135，也可为相对于构成Low-k膜等的接触窗阻挡膜135的絶縁膜为可选用蚀刻选择 比的其他绝缘膜。此外，在所述实施例中，虽于衬底110上形成有平面状硅层112，可使用在SOI (绝 缘层上覆硅，Silicon on Insulator)衬底等衬底上形成有绝缘膜的衬底，并设计成在设成 形成平面状半导体层于衬底上的绝缘膜上的构成等的衬底上隔着所形成的数层的衬底的 上方形成有平面状半导体层的构成，此应为本领域技术人员所熟悉。在所述实施例中，构件的材料及形状等也可为任意材料及形状，除此以外，关于具 体的细部构造等当然也可适当变更。以上是通过参照一个或一个以上优选实施例，用以说明及例示本申请的本质，只 要不脱离在此所揭示的该本质，其优选实施例自可在配置及细节作修正，再者，只要不脱离 在此所揭示的主题的范围及主旨，本发明自应解释为包含所有修正及变更。
权利要求
1.一种半导体器件的制造方法，其特征在于，包含准备构造体的步骤，该构造体具备衬底；平面状半导体层，形成于该衬底上方；及柱 状半导体层，形成于该平面状半导体层上；第1源极或漏极区域形成步骤，在所述柱状半导体层的下部与所述平面状半导体层形 成第1源极或漏极区域；栅极绝缘膜形成步骤，在所述柱状半导体层周围形成栅极绝缘膜；栅极电极形成步骤，在该栅极绝缘膜上形成栅极电极以包围该柱状半导体层；第2漏极或源极区域形成步骤，在所述柱状半导体层的上部形成第2漏极或源极区域；接触窗阻挡膜形成步骤，在该第2漏极或源极区域形成步骤的结果物上形成接触窗阻 挡膜；接触窗层间膜形成步骤，在该接触窗阻挡膜上形成接触窗层间膜以埋入该接触窗阻挡 膜形成步骤的结果物；及接触窗层形成步骤，在所述第2漏极或源极区域上形成第1接触窗层； 所述接触窗层形成步骤包含图案形成步骤，在所述接触窗层间膜上形成与所述第1接触窗层的形成预定区域对应 的第1图案；接触窗孔形成步骤，使用该第1图案将所述接触窗层间膜蚀刻至所述接触窗阻挡膜， 借此形成所述第1接触窗层用的第1接触窗孔；及接触窗阻挡膜去除步骤，通过蚀刻将残存于所述第1接触窗孔的底部的所述接触窗阻 挡膜予以去除；所述第1接触窗孔的底面对于所述衬底的投影面，位于形成于所述柱状半导体层上面 及所述柱状半导体层的上部侧面的所述接触窗阻挡膜对于所述衬底的投影形状的外周内。
2.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述接触窗层形成步骤还包含在所述第1源极或漏极区域上形成第2接触窗层的步骤；形成所述第2接触窗层的步骤包含第2图案形成步骤，在所述接触窗层间膜上形成与 所述第2接触窗层的形成预定区域对应的第2图案；第2接触窗孔形成步骤，使用该第2图 案将所述接触窗层间膜蚀刻至所述接触窗阻挡膜，借此形成所述第2接触窗层用的第2接 触窗孔；及接触窗阻挡膜去除步骤，通过蚀刻将残存于所述第2接触窗孔的底部的所述接 触窗阻挡膜予以去除；所述第2接触窗孔形成为所述第2接触窗孔的侧面与所述衬底大致垂直； 所述第1接触窗孔形成为所述第1接触窗孔的侧面的倾斜的平均较所述第2接触窗孔 的侧面的倾斜的平均还大。
3.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述接触窗层形成步骤还包含第2接触窗层形成步骤，在所述第1源极或漏极区域上 形成第2接触窗层；及第3接触窗层形成步骤，在从所述栅极电极延伸的栅极配线上形成第 3接触窗层；形成所述第2接触窗层的步骤包含第2图案形成步骤，在所述接触窗层间膜上形成与所述第2接触窗层的形成预定区域对应的第2图案；第2接触窗孔形成步骤，使用所述第 2图案将所述接触窗层间膜蚀刻至所述接触窗阻挡膜，借此形成所述第2接触窗层用的第 2接触窗孔；及接触窗阻挡膜去除步骤，通过蚀刻将残存于所述第2接触窗孔的底部的所述 接触窗阻挡膜予以去除；形成所述第3接触窗层的步骤包含第3图案形成步骤，在所述接触窗层间膜上形成 与所述第3接触窗层的形成预定区域对应的第3图案；第3接触窗孔形成步骤，使用所述第 3图案将所述接触窗层间膜蚀刻至所述接触窗阻挡膜，借此形成所述第3接触窗层用的第 3接触窗孔；及接触窗阻挡膜去除步骤，通过蚀刻将残存于所述第3接触窗孔的底部的所述 接触窗阻挡膜予以去除；所述第2接触窗孔形成为所述第2接触窗孔的侧面与所述衬底大致垂直； 所述第3接触窗孔形成为所述第3接触窗孔的侧面与所述衬底大致垂直； 所述第1接触窗孔形成为所述第1接触窗孔的侧面的倾斜的平均较所述第2接触窗孔 的侧面的倾斜的平均还大。
4.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述接触窗层形成步骤还包含第2接触窗层形成步骤，在所述第1源极或漏极区域上 形成第2接触窗层；及第3接触窗层形成步骤，在从所述栅极电极延伸的栅极配线上形成第 3接触窗层；形成所述第2接触窗层的步骤包含第2图案形成步骤，在所述接触窗层间膜上形成与所述第2接触窗层的形成预定区域 对应的第2图案；第2接触窗孔形成步骤，使用所述第2图案将所述接触窗层间膜蚀刻至所述接触窗阻 挡膜，借此形成所述第2接触窗层用的第2接触窗孔；及接触窗阻挡膜去除步骤，通过蚀刻将残存于所述第2接触窗孔的底部的所述接触窗阻 挡膜予以去除；形成所述第3接触窗层的步骤包含第3图案形成步骤，在所述接触窗层间膜上形成与所述第3接触窗层的形成预定区域 对应的第3图案；第3接触窗孔形成步骤，使用所述第3图案将所述接触窗层间膜蚀刻至所述接触窗阻 挡膜，借此形成所述第3接触窗层用的第3接触窗孔；及接触窗阻挡膜去除步骤，通过蚀刻将残存于所述第3接触窗孔的底部的所述接触窗阻 挡膜予以去除；所述第2接触窗孔形成为所述第2接触窗孔的侧面与所述衬底大致垂直； 所述第1接触窗孔形成为所述第1接触窗孔的侧面的倾斜的平均较所述第2接触窗孔 的侧面的倾斜的平均还大；所述第3接触窗孔形成为所述第3接触窗孔的侧面的倾斜的平均较所述第2接触窗孔 的侧面的倾斜的平均还大。
5.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述接触窗层形成步骤还包含第2接触窗层形成步骤，在所述第1源极或漏极区域上 形成第2接触窗层；形成所述第2接触窗层的步骤包含第2图案形成步骤，在所述接触窗层间膜上涂布第2光刻胶，且使用光刻将该第2光刻 胶予以图案化，借此形成与所述第2接触窗层的形成预定区域对应的第2图案；及第2接触窗孔形成步骤，使用该第2图案将所述接触窗层间膜蚀刻至所述接触窗阻挡 膜，借此形成所述第2接触窗层用的第2接触窗孔；在所述接触窗层形成步骤中，还于从所述栅极电极延伸的栅极配线上形成第3接触窗层；在所述图案形成步骤中，在所述接触窗层间膜上涂布第1光刻胶，且使用光刻将该第1 光刻胶予以图案化，借此使所述第1图案形成为与所述第1接触窗层的形成预定区域及所 述第3接触窗层的形成预定区域对应；在所述接触窗孔形成步骤中，使用所述第1图案将所述接触窗层间膜蚀刻至所述接触 窗阻挡膜，借此形成所述第1接触窗孔及所述第3接触窗层用的第3接触窗孔；所述接触窗阻挡膜去除步骤在形成所述第1接触窗孔、所述第2接触窗孔、及所述第3 接触窗孔之后进行；在该接触窗阻挡膜去除步骤中，通过蚀刻将分别残存于所述第1接触窗孔、所述第2接 触窗孔、及所述第3接触窗孔的底部的所述接触窗阻挡膜予以去除；所述第2接触窗孔形成为所述第2接触窗孔的侧面与所述衬底大致垂直； 所述第1接触窗孔形成为所述第1接触窗孔的侧面的倾斜的平均较所述第2接触窗孔 的侧面的倾斜的平均还大；所述第3接触窗孔形成为所述第3接触窗孔的侧面的倾斜的平均较所述第2接触窗孔 的侧面的倾斜的平均还大。
6.根据权利要求1所述的半导体器件的制造方法，其特征在于， 所述接触窗层形成步骤还包含第2及第3接触窗层形成步骤，在所述第1源极或漏极 区域上形成第2接触窗层，而且在从所述栅极电极延伸的栅极配线上形成第3接触窗层； 所述第2及第3接触窗层形成步骤包含第2图案形成步骤，在所述接触窗层间膜上涂布第2光刻胶，且使用光刻将该第2光刻 胶予以图案化，借此形成与所述第2接触窗层的形成预定区域及所述第3接触窗层的形成 预定区域对应的第2图案；及第3接触窗孔形成步骤，使用所述第2图案将所述接触窗层间膜蚀刻至所述接触窗阻 挡膜，借此形成所述第2接触窗层用的第2接触窗孔及所述第3接触窗层用的第3接触窗 孔；在所述图案形成步骤中，在所述接触窗层间膜上涂布第1光刻胶，且使用光刻将该第1 光刻胶予以图案化，借此形成与所述第1接触窗层的形成预定区域对应的所述第1图案；所述接触窗阻挡膜去除步骤在形成所述第1接触窗孔、所述第2接触窗孔、及所述第3 接触窗孔之后进行；在该接触窗阻挡膜去除步骤中，通过蚀刻将分别残存于所述第1接触窗孔、所述第2接 触窗孔、及所述第3接触窗孔的底部的所述接触窗阻挡膜予以去除；所述第2接触窗孔形成为所述第2接触窗孔的侧面与所述衬底大致垂直； 所述第3接触窗孔形成为所述第3接触窗孔的侧面与所述衬底大致垂直；所述第1接触窗孔形成为所述第1接触窗孔的侧面的倾斜的平均较所述第2接触窗孔 的侧面的倾斜的平均还大；所述第1接触窗孔形成为所述第1接触窗孔的侧面的倾斜的平均较所述第3接触窗孔 的侧面的倾斜的平均还大。
7.根据权利要求1所述的半导体器件的制造方法，其特征在于，还具备氧化膜形成步骤，在所述柱状半导体层的上部侧面将氧化膜形成为侧壁状； 在所述接触窗阻挡膜形成步骤中，所述接触窗阻挡膜在所述氧化膜形成步骤后形成； 该接触窗阻挡膜为氮化硅膜。
8.一种半导体器件，其特征在于，具备 衬底；平面状半导体层，形成于所述衬底上； 柱状半导体层，形成于所述平面状半导体层上； 第1源极或漏极区域，形成于所述柱状半导体层底部； 第2漏极或源极区域，形成于所述柱状半导体层上部； 栅极绝缘膜，形成于所述柱状半导体层周围； 栅极电极，形成于该栅极绝缘膜上以包围该柱状半导体层； 第1接触窗层，形成于所述第2漏极或源极区域上； 第2接触窗层，形成于所述第1源极或漏极区域上；及 第3接触窗层，形成于从所述栅极电极延伸的栅极配线上； 所述第2接触窗层的侧面与所述衬底大致垂直；所述第1接触窗层的侧面的倾斜的平均较所述第2接触窗层的侧面的倾斜的平均还大。
9.根据权利要求8所述的半导体器件，其特征在于，所述第3接触窗层的侧面的倾斜的平均较所述第2接触窗层的侧面的倾斜的平均还大。
10.根据权利要求8所述的半导体器件，其特征在于， 所述第3接触窗层的侧面与所述衬底大致垂直，而且，所述第1接触窗层的侧面的倾斜的平均较所述第3接触窗层的侧面的倾斜的平均还大。
11.根据权利要求8所述的半导体器件，其特征在于，还具备形成于所述柱状半导体层的上部侧面的第1绝缘膜侧壁； 所述第1接触窗层的底面对于所述衬底的投影面，位于所述第1绝缘膜侧壁对于所述 衬底的投影形状的外周内。
12.根据权利要求11所述的半导体器件，其特征在于， 还具备形成于所述第1绝缘膜侧壁上的接触窗阻挡膜； 所述第1绝缘膜侧壁为氧化硅膜；所述接触窗阻挡膜为氮化硅膜。
全文摘要
本发明公开一种半导体器件及其制造方法，在该方法中，准备具备衬底、平面状半导体层、及柱状半导体层的构造体，且于柱状半导体层上部形成第2漏极/源极区域、形成接触窗阻挡膜、及形成接触窗层间膜，又于第2漏极/源极区域上形成接触窗。接触窗的形成包含形成接触窗层的图案，且使用接触窗层的图案将接触窗层间膜蚀刻至接触窗阻挡膜，借此形成接触窗层用的接触窗孔，且通过蚀刻将残存于接触窗层用的接触窗孔的底部的接触窗阻挡膜予以去除的步骤；接触窗用的接触窗孔的底面对于衬底的投影面，位于形成于柱状半导体层上面及侧面的接触窗阻挡膜对于衬底的投影形状的外周内。
文档编号H01L23/52GK101996942SQ20101025725
公开日2011年3月30日 申请日期2010年8月18日 优先权日2009年8月18日
发明者中村广记, 工藤智彦, 布德哈拉久·卡维沙·戴维, 新井绅太郎, 星拿伐布, 沈南胜, 舛冈富士雄, 莫西·彼·拉玛拿 申请人:日本优尼山帝斯电子株式会社