技术编号:6951278
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明是有关于一种集成电路的布局结构,且特别是有关于一种在焊垫(bonding pad)下的静电放电(electrostatic discharge,ESD)保护电路的布局结构。背景技术于实际使用环境中,各种来源的静电放电可能会冲击电子产品。当静电放电发生时,此突如其来的静电放电电流很可能会在瞬间将元件烧毁。为克服上述问题,一般须在电路中安排一些静电放电保护机制,以有效导引静电放电电流而避免元件烧毁。图1说明具有静电放电保护元件112、113的传统集成电路...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。