技术编号：7000702
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及一种具有半导体、液晶等试料的镶嵌处理方法、和利用该方法的镶嵌处理装置、镶嵌构造，特别是，适合实施多层布线的镶嵌处理方法、镶嵌处理装置、和镶嵌构造。背景技术 半导体集成电路设计规则，可以预料今后将继续迅速地缩小到0.1μm以下，由布线引起的信号延迟，在谋求电路特性高速化上，可能成为重大关键之一。为了解决该问题，应该减低布线间电容和布线电阻，采用双镶嵌工序或单镶嵌工序，尝试在low-k材料(介电系数为3.0以下，最好是2.5以下)中埋入作为低电阻率导...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。