专利名称：镶嵌处理方法、镶嵌处理装置和镶嵌构造的制作方法
技术领域：
本发明涉及一种具有半导体、液晶等试料的镶嵌处理方法、和利用该方法的镶嵌处理装置、镶嵌构造，特别是，适合实施多层布线的镶嵌处理方法、镶嵌处理装置、和镶嵌构造。
背景技术：
半导体集成电路设计规则，可以预料今后将继续迅速地缩小到0.1μm以下，由布线引起的信号延迟，在谋求电路特性高速化上，可能成为重大关键之一。为了解决该问题，应该减低布线间电容和布线电阻，采用双镶嵌工序或单镶嵌工序，尝试在low-k材料(介电系数为3.0以下，最好是2.5以下)中埋入作为低电阻率导电材料的铜，进行多层布线(例如，参照专利文献和专利文献2)。
图10A)～图10L)和图1M)～图P)中，表示作为其工序例的双镶嵌工序例。双镶嵌工序括如下的步骤。
图10A)在第1绝缘膜100中埋入下层布线101，其上形成蚀刻步骤用下层布线上绝缘膜102。
图10B)下层布线上绝缘膜102上边形成第2绝缘膜103(B步骤)。
图10C)第2绝缘膜103上边形成蚀刻步骤用的第3绝缘膜104(C步骤)。
图10D)第3绝缘膜104上边形成光刻胶层105以后，利用光刻技术，在光刻胶层105上形成第1掩模开口部106(D步骤)。(第1掩模开口部106与后述的柱塞部112尺寸对应。)图10E)以光刻胶层105为掩模进行蚀刻，在第3绝缘膜104中形成第1开口部107(E步骤)。
图10F)第3绝缘膜104上边、和第1开口部107的第2绝缘膜103上边形成第4绝缘膜108(F步骤)。
图10G)第4绝缘膜108上边，形成光刻胶层109，利用光刻技术，在光刻胶层109中形成第2掩模开口部110(G步骤)。(第2掩模开口部110与后述的沟部113尺寸对应。)图10H)以第2掩模开口部110为掩模蚀刻第4绝缘膜108，在第4绝缘膜108中形成第2开口部111(H步骤)。
图10I)以制成图形的第3绝缘膜104为掩模，蚀刻第2绝缘膜103直到规定深度(I步骤)。
图10J)以制成的第4绝缘膜108为掩模，蚀刻第3绝缘膜104(J步骤)。
图10K)以第4绝缘膜108和第3绝缘膜104为掩模，进一步蚀刻第2绝缘膜103(K步骤)。这时柱塞部112也进行蚀刻，所以形成沟部113以及柱塞部112。
图10L)以柱塞部112为掩模蚀刻柱塞部112下部的下层布线上绝缘膜102，在下层布线上绝缘膜102中形成第3开口部116(L步骤)。
图11M)在沟部113、柱塞部112和第3开口部116的内壁，和包括第3开口部下的下层布线101表面和第4绝缘膜108表面的试料露出面上边，形成20～50nm的阻挡金属层114(M步骤)。
图11N)阻挡金属层114上边使作为导电性材料的铜薄层成膜后，在沟部113和柱塞部112内埋入作为导电材料115的铜(N步骤)。
图11P)采用CMP(Chemical-Mechanical-Polishing化学机械抛光)法，使该导电材料115的铜薄膜表面平坦化(P步骤)。
第1绝缘膜100和第2绝缘膜103由low-k材料(介电系数是3.0以下，最好是2.5以上)构成，下层布线上绝缘膜102、第3绝缘膜104和第4绝缘膜108使用SiN、SiC等具有阻止蚀刻功能，阻挡金属层114形状，主要使用TiN等金属，实现阻止向导电材料115成分扩散low-k材料以及阻止从low-k材料部分向导电材料扩散氧、氟成分等。并且，也有人报告可以省略第4绝缘膜108等的工艺。
另外，就从图10B)到图10B)前半部来说，用成膜装置(溅射装置或CVD装置)处理。D步骤后半部用光刻装置处理。图10E)用蚀刻装置处理。图10F)到图10G)前半部用成膜装置处理。图10G)后半部用光刻装置处理。图10H)到图10L)用蚀刻装置处理。图11M)用成膜装置处理。图11N)用成膜装置后涂膜装置处理。图11P)用CMP装置处理。
另外，图10和图11中，清洗、光刻胶的灰化等，详细说明部分省略一部分。作为用单或双镶嵌方法的布线材料，除此以外也可以考虑各种工艺，但对铜的阻挡层而言，一般进行，都是在沟加工或柱塞加工后成膜TiN等阻挡金属层，然后进行铜的埋入(例如，参照专利文献3、4、5)。
如上述专利文献所述的现有技术中，在沟部113和柱塞部112的底面和侧壁、以及试料的整个表面上，成膜电阻率比铜高的阻挡金属层(形状是厚30～100nm)114。因为，在沟部113和柱塞部112，其侧壁上成膜的阻挡金属层114的膜厚部分，存在低电阻率铜的导电材料部分沟宽或柱塞直径减小，甚至于成为布线电阻增加原因的缺点。并且，在下层铜布线(对应于图11的101)与其上的铜布线(对应于图11的115)之间，因为插入作为比铜高电阻的柱塞部底面的阻挡金属层114，存在增加上下铜布线层间接触电阻的缺点。
设想2010年、2016年集成电路的设计规则分别变成45nm和22nm，此时的沟宽和柱塞直径分别将变成了约100nm以下，和50nm以下。因为阻挡金属层需要在包括沟或孔的两侧面全面成膜，如果这样微细化进行下去的话，由阻挡金属成膜层引起的布线电阻增加的影响变得显著起来，就会大幅度降低集成电路的性能。对2010年、2016年而言，变成把阻挡金属层的厚度相应分别减薄到5nm和2.5nm的设想，阻挡金属层的厚度就以20nm左右以下因为向low-k材料部分的铜扩散量迅速增加，不得不提出阻挡层的高目标。
作为low-k材料部分，众所周知，在通常的平坦low-kl4膜上边，制作成膜k值约5.5以下具有阻挡功能的厚80nm平坦SiC膜的平坦的2层构造，成膜中使用稀有气体或含氮气体的0.1～25Torr下，对平坦的SiC膜进行等离子处理，可以形成膜提高对氧扩散阻止性能(例如，参照专利文献6)。但是，关于膜形成后的单或双镶嵌的沟部或柱塞部蚀刻处理、沟部或柱塞部形成后的处理就不用说了。
并且，提出在双镶嵌的沟部或柱塞部形成后，在1mTorr～50mTorr(0.133Pa～6.6Pa)的电压下，采用N2、NH3等气体和100W-2kW的RF/微波功率源发生等离子体进行各向同性/各向异性的等离子处理。在由氟化介质构成的low-k中的双镶嵌的沟部或柱塞部的侧壁部分上，通过化学反应形成“拟碳化氮(pseudo-carbon-nitride layer)”，附加对铜的阻挡功能，进而在“拟碳化氮层”上边进一步成膜通常的阻挡金属层后，镶嵌(inlay)铜(例如，参照专利文献7)。
但，只在1Torr～50mTorr下等离子处理，难以充分使low-k材料表面改性，改性程度不充分而且改性深度也不得不在约1nm以下的浅层。特别是对于沟部或柱塞部的侧壁，几乎没有入射加速后的离子之类，只有不带电原子/分子扩散附着，所以如图4A)所示，只不过在侧壁的表面层(不足约1nm)上发生不完全的反应。
并且，大家都知道用氮等离子将SIO2膜改性为SiN直至0.5nm深度，稀有300秒(例如参照专利文献8)。因此，对铜的阻挡功能就因为不充分，稀有并用阻挡金属层，有跟上面所述的现有阻挡金属层使用时同样的缺点。
给Low-k材料本身添加阻挡性能的尝试也在进行着，然而因为降低介电系数，low-k材料的密度降低，原子间键合力也有降低的倾向，只用low-k完备阻止铜、氧/氟等扩散的阻挡功能，是极其困难的状况。
并且，就上述现有技术而言，用蚀刻装置对衬底的low-k材料部(介电系数为3.0以下，最好为2.5以下)的沟和/或柱塞部进行处理以后，通过含有水分的大气压部分运送到成膜装置内，所以存在使筛糠后的沟部或柱塞部恶化的缺点。
不关心今后高可靠性生产使用low-k材料的多层布线，在成品率降低等生产成本方面就有问题。
专利文献1美国专利第6365506号说明书专利文献2国际公开第01/99182号小册子专利文献3美国专利第6100184号说明书专利文献4特开2000-232106号公报专利文献5美国专利第6344693号说明书专利文献6美国专利第2002/16085号说明书专利文献7美国专利第2002/0001952号说明书专利文献8特开2001-291866号公报发明内容本发明是以推进微细化时保持多层布线的布线电阻很低并提高集成电路性能，同时提高多层布线的生产性为目的。
作为low-k材料，还包括无机SOG(Spin-On Glass)、有机SOG、有机聚合物、多孔质材料、用CVD法成膜材料(例如Si-C)、或其它介电系数为3以下(最好为2.5以下)的电介质。
为了达成上述目的，在蚀刻装置处理含有low-k材料的试料以后，(图10的k步骤状态)，在该装置内，不是在大气压下曝露试料，而是采用在蚀刻处理的同一处理室内，或者在真空中运送试料，在另外的处理室内，用1kV～50kV(较好为2kV～20kV)的电压加速离子或粒子冲击蚀刻处理后的low-k露出表面，进行由碳化、氮化、硼化、溴化、还原、非晶化或这些的组合的表面改性处理引起的阻挡层处理办法来达成。
另外，上述的阻挡层处理中，在加速的离子或粒子冲击试料时或之前，如果在low-k材料的露出面上成膜表面改性材料，利用成膜的物质与加速的离子或粒子相互作用，就有促进碳化、氮化、硼化、溴化、还原、非晶化或这些的组合的表面改性处理的优点。
即，借助于加速的离子或粒子的冲击，将粒子或粒子本身或存在于离子或粒子冲击部分的物质或low-k材料的一部分，册low-k材料的表面注入到3nm～50nm(较好为5～30nm)，同时利用加速的离子或粒子冲击时的能量极力加热到高温，大幅度促进注入粒子与low-k处理间、注入的粒子相互间、low-k材料相互的键合，变得坚固起来，促进用碳化、氮化、硼化、溴化、还原、非晶化中或这些的组合引起表面改性处理的阻挡层处理。
本发明中，作为注入的离子或粒子，包括碳、氮、硼、溴、硅、氢、氧、或含有这些的化合物或离子、或者稀有气体或稀有气体的离子。
另外，粒子的能量与粒子注入low-k材料中深度的概要关系，如图12所示，粒子能量一增大粒子注入的深度就增大(注入深度用注入的粒子浓度变成峰值浓度的1/e，e＝2.718，的深度来表示)。注入的深度，根据试料材质/注入的粒子具有一定宽度。本发明应用范围，作为加速电压是1kV～50kV(较好为2kV～20kV)。为了使粒子加速处理室小型化，要构成使其粒子加速电压也设为50kV以下(较好为20kV以下)，在加速粒子进入深度3nm～50nm(较好为5～30nm)下获得要求的表面改性处理的阻挡层处理或保护性处理。
当进行上述处理时，使加速的粒子冲击试料中的单或双镶嵌沟部或柱塞部(包括侧壁部分)，同时将试料表面的温度加热到250℃或450℃，促进表面改性。
用压力为0.mTorr～25Torr的一般等离子处理中，要是给试料台接上偏压用的高频或脉冲电源的话，就能够照射高能离子，因等离子层中离子的直进性，难以使高能离子照射到试料中垂直壁部分上。该课题可用下列三种方法解决。
①氩或氮离子在一个大气压下的平均自由路程约60nm，缩短到与柱塞直径相同程度以下。如果变成2～10大气压，粒子的平均自由路程，比柱塞直径就充分地短。采用使等离子处理的压力上升到大约大气压或大约数倍大气压的办法，将粒子的平均自由程长度或等离子层宽度变为沟宽或柱塞直径以下，使等离子体进入沟或柱塞中。通过给试料施加偏压，就能够把用1kV～50kV(较好为2kV～20kV)电压加速的离子，照射到包括垂直壁部分，全体试料表面。
②根据需要，中和后取出具有从有试料面积的约1/4以上面积的大面积离子源倾斜方向成分，而且用1kV～50kV(较好为2kV～20kV)加速的离子束，照射试料。在加速粒子取出部与试料间，如果发生显著的冲击就行，成为约3×10-2Pa以下的真空气氛。处理室可以小型化，作为多室系统的一个处理室也可以装配。
③在约10-6Pa以下高真空气氛中设置试料，以1kV～50kV(较好为2kV～20kV)电压加速由离子源生成的离子，根据需要，将要求的离子质量分离/中和后，在对试料倾斜方向照射加速离子。可以采用使试料旋转或/和移动的办法，从倾斜方向对包括试料沟的侧壁或柱塞孔的侧壁部分的全部试料表面照射加速粒子。另外如果使用省去了质量分离部分的单张式离子注入装置的话，处理室就能够小型化，作为多室系统的一个室也容易装配。
关于并用加速粒子束改善CVD处理，采用与上述类似装置的处理，在美国专利第2001/00055649号说明书中已有记载，然而关于阻挡层形成方面与现有相同，就是在沟加工或柱塞孔加工后，使TiN等阻挡金属成膜。并用加速粒子束的改善效果，改善了底下绝缘膜层与阻挡金属层的边界部分的粘接性，这与本发明在目的效果实施内容完全不同。
另外，通过用加速粒子给low-k膜附加阻挡性能，low-k膜表面的介电系数有增加倾斜，但其表面部分(3～50nm)对全部low-k膜所占的比率很小，因表面部分介电系数的上升而使集成电路中全部布线间电容增加不明显。
并且，在以下，就作为导电性材料使用铜的场合进行叙述，但是导电性材料或镶嵌构造等并不限定于这些材料，在导电性材料与绝缘膜间的物质扩散引起性能恶化的场合，本发明共同能应用。
图1表示本发明可能应用的多室装置的一例图。
图2表示本发明露出面改性处理室的一实施例图。
图3表示本发明露出面改性处理工序例图。
图4表示现有例与本发明在露出面附近的low-k材料原子排列例的比较图。
图5说明具有CH键合和CF键合的绝缘物的硬度(相对值)对氟含有率，和距与铜浓度为1/10000铜的接触面的相对膜厚图。
图6表示图2的驱动状态例图。
图7表示采用大面积加速束处理室的本发明另一个实施例图。
图8表示高真空气氛中设置试料的本发明另一个实施例图。
图9表示可以应用于本发明的多室装置的另一例图。
图10说明现有例镶嵌加工的部分图。
图11说明现有例镶嵌加工图的其余部分。
图12表示粒子加速能量与粒子进入深度的概要关系，及本发明应用范围图。
具体实施例方式
以下，利用图1、图2、图3、图6说明本发明的实施例。图1是表示有关本发明的镶嵌处理装置一例的构成图。本发明的镶嵌处理装置1是在真空运送室153周围通过多个闸门阀152A～152D配置多个处理室151A～151D。处理室的至少一个(例如处理室151A)是蚀刻处理室，进行图10中的至少图10I)、图10J)、图10L)的蚀刻处理。处理室的至少另一个室(例如处理室151B)成为粒子加速冲击处理室，在蚀刻处理室151A与粒子加速冲击处理室151B之间，试料通过真空运送室153在真空中进行运送。
从用设于大气压气氛中相应小型设备收纳试料的多个FOUP(Front Opening Unified Pod前开口联合箱)158A、158B，由设于洁净大气压气氛中的大气自动装置157取出，投入多个封锁室155A、155B。各封锁室155A、155B进行大气与真空之间的缓冲。搬到封锁室155A或/和155B内的试料，在大气侧闸门阀156A或/和156B封闭以后，用与封锁室连接的真空泵排气，到达规定压力以下的状态下，打开闸门阀152E或/和152F，用设于真空运送室153的真空自动装置154取出，打开要求的处理室(例如151A)的闸门阀152A，搬到处理室中的试料台6上(图未示出)，封闭处理室的闸门阀152A以后开始试料的处理。
在该处理室151A的处理一结束，就再次打开处理室151A的闸门阀152A，用真空自动装置154取出试料，把试料运送到下一个要求的处理室(例如151B)。如果全部处理结束，就按与投入试料相反的次序，由多个FOUP158回收试料。
本发明的构成丝毫不限于图1的场合，例如在直线状共同真空运送路径上通过闸门阀(根据需要设置各个处理室专用运送装置也行)设置多个处理室的系统等也能应用于本发明。
利用图2，说明露出面改性处理室的构造。露出面改性处理室1由具有排气装置2、气体源3、等离子体生成用RF电源4、线圈状天线5、试料台6、和偏压施加用RF电源8构成，试料台6上边搭载试料7。
在作为处理室151中一个的蚀刻室(例如151A)内蚀刻low-k材料的试料7，通过真空运送室153，可以运送到处理室151之中其它处理室的图2所示露出面改性处理室1(例如151B)，安置到试料台6上边。这时的试料剖面为，如图3a)(K步骤)所示，与现有例的图10K)(K步骤)类似的状态。另外，与下述的图3b(Ka步骤)相当的露出面改性处理，是在图10A)处理中的「第1绝缘膜100中制作下层布线101埋入用沟时」施行，在与下层布线101邻接的第1绝缘膜100中形成阻挡层122′。
露出面改性处理室1中，用排气装置2变成真空状态以后，长气体源3经由流量调节器(图未示出)，为了使露出面改性处理室1内的压力达到1大气压～10大气压(1千百Pa～10千百Pa)中的规定值，一边流入规定量的规定气体一边调整排气速度。
就前蚀刻中进行后的low-k材料的沟部或柱塞部表面的阻挡层处理来说，进行碳化处理的场合，作为使用气体使用氦、氩等稀有气体和大多含有碳的碳化氢气体类(例如，甲烷或乙炔)的混合气体。然后，将10MHz～100MHz频率的等离子体生成用RF电源4打开，通过线圈状天线5，给处理室1内送入高频功率，使气体等离子化。
将比等离子体生成用R F电源4频率还低的0.1MHz～20MHz频率的偏压施加用RF电源8连到试料台6，把进入试料台6上试料7露出面的离子加速能量控制到1kV～50kV(较好为2kV～50kV)。另外，在等离子体生成用RF电源4输出或偏压施加用RF电源8输出与各负荷之间，使用整合用的匹配箱(图2中省略)。各匹配箱内，设置隔直流用电容。
图3b)中示出等离子处理时(Ka步骤)的试料剖面。因为处理压力很高，等离子体120不断进入到直径100nm以下的柱塞部112或沟部113中。在沟部113和柱塞部112的侧面和底面、下层布线上绝缘膜102露出面以及包括第4绝缘膜108表面的试料全部露出面与等离子体120之间，形成数nm～数十nm的外皮。在等离子中生成的稀有气体/碳/碳化氢的离子121，如图3b)Ka步骤中箭头所示在外皮各部分的厚度方向，随着给试料加上的高频偏压，用1kV～50kV(较好为2kV～50kV)加速，对包括沟部113和柱塞部112的侧面和底面的全部露出面沿大约直角方向进行冲击。
其结果，稀有气体/碳/碳化氢离子侵入到距试料表面约3nm～50nm的深度，离子加速能量引起的局部加热作用也增加，试料表面材料与离子有效地化合/融合或反应，从试料露出面到3nm～50nm(较好为5～30nm)的深度，形成作为坚固键合的Sp3混合轨道的C-C键[金刚石状键(Diamond Like Carbon，简略为DLC)、Si-C键或C-H键等成为主体的碳化层122。
与现有例的图4-a)对应，图4-b)中示出将本发明应用到由C-F和C-H键构成的low-k材料时的典型图。通过注入的C、C-H与low-k材料的键，促进Sp3混合轨道耦合(hybrid orbitalbonding)，同时注入的C、C-H彼此也促进Sp3轨道的C-C键，对铜的阻挡性能上升。因为碳化层本身也存在不完全碳化部分，所以保持完全的阻挡特性，作为碳化层就形状而言需要约数十原子层。改善该碳化的不完全性，采用使Sp3混合轨道耦合更完全的办法，就碳的潜入深度来说，可以减少到大约十数原子层左右。
由C-F和C-H键构成的绝缘物硬度，例如如国际公开第01/40537号小册子等也记载的那样，与氟含有率增加一起降低(图5用点虚线表示)。另一方面，铜浓度下降到一万分之一而需要的上述绝缘物的厚度随氟含有率增加而迅速增大(图5用实线表示)。氟含有率＝0的点，大体接近线春硬Sp3混合轨道的C-C键的金刚石状碳(DLC)的状态，另一方面，氟含有率在30(重量％)以上的部分，容易断开的Sp2混合轨道的C-C键是主体的部分。
采用逐渐注入C和C-H原子/分子的办法，氟与氢结合变成氟化氢气体并排出，同时碳浓度增大，其结果氟含有率降低，硬的Sp3轨道C-C键增加，可见，能够用更薄的膜厚强化阻挡功能。
另外，处理气体中通过添加约1～5％CO气体或CO2气体，除去金刚石状碳(DLC)中的氢，使C-C间键合变得更加坚固，进而那个提高阻挡功能。
采用增加Sp3混合轨道C-C键的碳化处理，绝缘体的介电系数有增加倾向(例如，特开平11-297686号公报等)。但是，本发明中，是从low-k材料的露出面到3nm～50nm(较好为5～30nm)深度进行碳化处理，该碳化处理部分占low-k材料全部体积的比率少，该碳化处理造成的布线间的电容几乎没有增加。
借助于该碳化处理，在low-k材料与导电材料间形成阻挡层。该阻挡层不是在沟部113或柱塞部112的侧面或底面上使其成膜形成的，而是使原来的low-k材料表面改性，用于埋入导电材料的尺寸，按照图3b)Ka步骤处理，有几乎不变的很大特点，该碳化层与导电材料铜的亲和性很不好。
用以氢为主体的气体、含有硅的甲硅烷(SiH4)或乙烷(Si2H6)等气体，作为偏压使用不足1kV的离子加速电压，进行将氢离子、硅离子或氢化硅离子冲击本碳化层的露出面的等离子处理(深度约1nm以下)的话，就获得与铜亲和性大幅度改善均匀的铜埋层。并且，通过高能离子的冲击，使加速粒子侵入low-k材料的空隙部分，同时借助于加速粒子的能量，使表面附近的low-k材料原子或low-k材料的露出面上沉积的C或CH成分撞入内部，增加表面附近的密度，碳层原子间键合将变得更坚固起来，阻挡特性也提高的优点。
另外，在图3b)处理时，如果试料表面上存在导电材料，通过加速高能粒子的冲击，导电材料显著溅射，导电材料表面粗糙起来，或对其它部分的损伤就成为问题。因此，在图3b)处理时，必须条件是用下层布线上绝缘膜102覆盖导电材料101。
等离子体发生装置，丝毫不限于图2的场合，也可以应用于平行板型、施加微波型等。
处理室的压力一提高，就有等离子体稳定起来的倾向，这时如图6所示，就能间歇式地生成等离子体。从等离子体生成用RF电源4输出高频(图6上部)，规定期间(T2)高频输出下降到零或低值以后，再次输出高频。就等离子体生成用RF电源4输出的重复周期(T0)来说，1μs～1ms(较好为10μs～100μs)输出高的高频期间的占空比(T1/T0)是10％～80％，较好为20％～50％下工作。
进行间歇式等离子体生成的场合，偏压施加用RF电源8也输出脉冲状振幅调制的高频(图6下部)。偏压施加用RF电源8脉冲输出定时，比等离子体生成用RF电源4脉冲仅延迟T3′，从等离子体密度各的等离子体生成用RF电源4来的脉冲(T1)后半部或与脉冲OFF刚过后附近定时配合输出是理想的。
在该T3′期间，随放电发生由C成分或CH成分构成的生成物或原子团附着于表面。该附着后，通过照射由偏压施加用RF电源8脉冲加速的稀有气体/碳/碳化氢的离子，很有效地进行low-k材料表面改性，从low-k材料表面到深入约2nm或50nm的部分，形成low-k材料与碳的化合层或主要为碳的层12。
另外，采用在low-k材料耐热温度以下的300～450℃下保持试料表面的办法，促进该low-k材料与碳的键合。图3b)的low-k材料表面改性处理结束后，通过真空运送室153，将试料7在真空中运送到作为处理室151中之一的蚀刻室，用等离子蚀刻法，给图3c)示出的下层布线上绝缘膜102开口，同时用等离子洁净法除去不需要的沉积物。另外，图3c)的等离子蚀刻/洁净处理条件(L’步骤)，可在压力0.1Pa～100Pa的常规蚀刻/洁净处理条件进行。但是，导电材料露出的时刻，为了避免导电材料的溅射，加到试料上的偏压设定为0.5V以下(较好为0.2kV以下或不加偏压)，进行原子团主体的处理或弱加速离子与原子团的处理。
下层布线上绝缘膜102的上述开口处理完毕的试料，经由图1的真空运送室153、封锁室155、大气自动装置157，收纳在FOUP158A或158B内。利用装置间大气运送装置，把该FOUP158A或158B运送到成膜装置，给试料进行作为导电体材料的铜115的埋入(图3d))处理(N步骤)。而后再次把试料收纳到FOUP内，用装置间大气运送装置运送到CMP装置，对试料实施平坦化(图3e))处理(O步骤)。
另外，在成膜装置一侧，进行图3c)等离子蚀刻/洁净处理(L步骤)的话，就是防止处于大气压中的铜露出面受氧化，还具有改善集成电路特性的优点。进而，如果与蚀刻装置、露出面改性处理室1一起直到成膜装置，组成一连串完成真空运送的构成的话，就没有在蚀刻装置与成膜装置之间在大气压下运送的缺点。
按照本发明，蚀刻装置内，通过low-k材料表面改性处理阻挡层处理结束，不需要形成阻挡金属层，因而埋入柱塞部的铜直径扩大到low-k材料蚀刻尺寸。因此，与现有结束比较，实现铜布线部分降低电阻，减少高集成度集成电路中的信号延迟，可以制造高集成而且高速的集成电路。
并且，经由大气压区域把试料运送给成膜装置以前，完成了具有阻挡层高能和表面保护高能的表面改性处理，因而避免了大气中水分或氧等引起low-k材料露出面的变质，那个获得可靠性良好的多层布线。
同样，作为阻挡层处理或表面保护处理，在进行氮化处理的场合，作为使用气体，采用大多含氮的氮气类或氨类与氦、氩、氙氮稀有气体的混合气体，借助于具备上面所述的这种等离子体发生装置和给试料台的偏压施加装置，达成同样的效果。
另外，采用氮化用气体与碳化用气体或硼化用气体一起使用的办法，也能进行CN化或BN化处理。与low-k材料性质合起来，从使用碳化、氮化、硼化、溴化、还原、非晶化或这些的组合的等离子体的表面改性处理之中选择使用对阻挡层处理或表面保护处理适当的处理。
利用图7a)、7b)，说明本发明另一贯实施例。从图10A)到图10K)的处理与现有例相同。图10K)处理结束后的试料7，通过图1所示真空运送室153，在真空中运送到作为处理室151中另一个处理室的图7b)中所示大面积加速粒子束处理室124，安置于试料台6上边。在本处理室，给以1kV～50kV(较好为2kV～20kV)加速的碳、碳化氢、氩氮离子除去带电，作为大面积加速粒子束123，从倾斜方向对试料7的表面照射(图7a)KB步骤)。
碳化氢、氩氮粒子加速能量的局部加热作用也增加，使试料露出面的沟部113或柱塞部112的表面材料与粒子有效地化合/融合或反应，从试料露出面到3nm～50nm(较好为5～30nm)的深度，形成碳化层122。通过该碳化，形成low-k材料与导电材料间的阻挡层。该阻挡层不是在沟部113或柱塞部112上附着形成添加膜，而是使原来的low-k材料表面改性，用于埋入导电材料的尺寸，按照图7a)的K步骤并具有几乎不变的很大特长。
另外，本处理中，通过旋转安装试料7的试料台9(大面积加速粒子束123的直径比试料7小时，附加平行移动)，那个均匀地进行low-k材料露出面的碳化处理。
图7b)中示出大面积粒子束取出装置132的一例。大面积粒子束取出装置132由具有离子源用RF电源126、等离子生成部127、引出电极128～130、带电除去用电子流131构成。
在等离子生成部127，利用连到线圈状天线的离子源用RF电源126，使氩/碳化氢气体等流入气体125等离子化，生成高密度的氩/碳化氢的离子。等离子生成部127中一部分粒子由等离子栅状电极128取出，以等离子栅状电极128与加速电极129之间的1kV～50kV(较好为2kV～20kV)电压加速以后，由接地电极130取出，通过带电除去用电子流131，让大面积加速粒子束123冲击试料台6上安装的试料7。
等离子生成部127的排气和大面积粒子束取出装置132的整个排气，因其真空度不同，分别控制是理想的。
作为图10K)的蚀刻处理，在试料7表面上含碳薄膜形成的状态结束，在真空中运送，在大面积加速粒子束处理室124内设置后进行上述处理的话，就可以很有效地进行low-k材料的表面改性。
另外，大面积粒子束取出装置131的等离子体发生方法，丝毫不限于上述方法，采用微波装置也行。并且，引出电极的电极数或构成也丝毫不限定于图7b)。
利用图8，表示实施「用于解决课题的装置」中③方法的装置例。国装置由具有离子源140、质量分析部141、加速减速部142、角度校正器143构成。
在离子源140中，使碳化氢气体率化，取出碳、碳化氢或氢的离子束，在质量分析部141只选择要求的碳化氢离子，在加速减速部142用1kV～50kV(较好为2kV～20kV)加速后，通过角度校正器143变成平行束144，对设置于高真空处理室145内的试料7，与图7a)同样，从倾斜方向投入碳化氢束123。
采用对设置试料7的试料台6加上旋转和平行移动的办法，即使使用剖面面积比试料7面积还小的束144的场合，也能对试料7的整个露出面均匀地倾斜投入碳化氢束。
碳化氢、氩离子等粒子加速能量引起的局部加热作用也增加，试料露出面的沟部113或柱塞部112的表面材料与离子有效地化合/融合或反应，从试料露出面到3nm～50nm(较好为5～30nm)的深度，形成碳化层122。图中然而没有表示出来，但是在束144与试料7之间设置带电除去用电子流，使投入离子成为无电荷。
实施上述碳化处理后，变更质量分析部141的设定，取出硅离子或氢化硅离子，在加速减速部142，以1kV以下(较好为0.5kV以下)电压弱加速，经由角度校正器143和带电除去用电子流，采用对试料7倾斜投入氢、硅或氢化硅束144的办法，在沟部113或柱塞部112的试料露出面，获得与铜亲和性大幅度改善，埋入均匀的铜。
至此，已经叙述了利用加速粒子，在试料表面附近形成变质层，具有阻挡功能，阻止铜等金属离子的侵入，但本发明只要在表面附近形成具有阻挡功能的变质层，就获得同样的效果。
举例说，在试料表面上边，淀积含有丰富碳、氮或硼氮的膜以后，在不足500度(较好为不足450度)的温度，通过加热处理试料而达成。淀积膜中的碳层、氮、或硼氮充分渗透到底下low-k膜中，那个形成约2nm以上变质层。淀积膜的种类或变质层的种类，与上述加速粒子的场合同样，根据底下材料等加以变更就行。
另外，该温度处理后的淀积膜，用等离子蚀刻法或灰化法进行削除，使其成为5nm以下，对应用于微细加工的场合是很重要的。
并且，在试料表面添加淀积膜，使淀积膜厚度减到约5nm以下以后，用不足500度(较好为不足450度)的温度，通过加热处理试料，也能达成。过热处理时，如果从淀积膜表面上边照射注入加速粒子，就能加速底下形成变质层。
另外，在高真空处理室145中，需要在约10-6Pa以下高真空气氛中设置试料。在连接蚀刻室的多室真空运送室153上，通过如图1所示的一个闸门阀152连接高真空处理室145的场合，因为真空运送室153的真空度与高真空处理室145需要的真空度比较大幅度恶化，所以试料运送时高真空处理室145受污染的危险性很高。
为了避免起见，如图9所示，在多室的真空运送室153与高真空处理室145之间，设置有二个闸门阀的高真空缓冲室161，二个闸门阀是真空运送室侧闸门阀152C和高真空室侧闸门阀163。
从多室真空运送室153向高真空处理室145进行试料运送的时候，其间把试料暂时搬入高真空缓冲室161，封闭两侧真空运送室侧闸门阀152C和163，在与真空运送室用排气装置不同的排气装置中设置高真空排气步骤就可以。随着高真空缓冲室161的设置，需要在高真空缓冲室161或高真空处理室145内部或者两者之间，添加运送试料的运送自动装置162。通过这样构成，可以减少在真空运送室153与高真空处理室145之间真空运送的污染。
另外，设置真空排气部160，具有携带试料的真空自动装置154支杆通过的高度程度窄长宽度，在真空运送室153与高真空处理室145之间运送试料时的闸门阀152D开口时，以及至少其前后，通过从高真空排气部160的上部和下部，对高真空排气部160进行高真空排气，也能大幅度降低真空运送室153与高真空处理室145之间真空运送的污染。
如果缩短排气部160的试料运送方向长度，使得真空自动装置154的支杆能够装卸高真空处理室145中试料台6上的试料的话，就不需要运送装置的额外设置。
并且，对真空排气部160，在高真空排气部160的上部和下部设置流入洁净稀有气体或氮气的入口和高真空进行排气的出口，在闸门阀152D开口时，以及至少其前后，通过一边从高真空排气部160的上部和下部流入洁净气体一边对高真空排气部160进行高真空排气，也能大幅度降低真空运送室153与高真空处理室145之间真空运送的污染。
按照本实施例，对于使用low-k材料的多层布线，具有不增大铜布线电阻，而且能够可靠性良好地进行生产的效果。
按照本发明，在蚀刻装置内、或包括蚀刻装置和真空运送中可与其连接的露出面改性装置的系统内，在镶嵌用加工处理完了的low-k材料露出面进行改性处理，完成了阻挡层处理或表面保护处理，因此，不需要形成阻挡金属层。所以，埋入柱塞部的铜直径扩大到low-k材料蚀刻加工后的露出尺寸。因而，与现有技术比较，达到铜布线部分的电阻降低。并且，在经过大气压区域把试料运送到成膜装置前，完成了具有阻挡功能和表面保护功能的表面改性处理，因此避免了由于大气中水分和氧等引起的low-k材料露出面变质，能够形成可靠性郎的多层布线。
权利要求
1一种在电绝缘膜中形成的柱塞部埋入铜形成电传导性镶嵌的镶嵌处理方法，其特征是蚀刻处理low-k材料以后，在蚀刻处理的同一处理室、或通过真空中运送在另外的处理室，将用电压加速的离子或对加速后的该离子除去带电的中性粒子冲击蚀刻处理面，进行碳化、氮化、硼化、溴化、还原、非晶化或这些的组合的表面改性处理的铜阻挡层处理，将铜埋入具有进行了铜阻挡层处理后的蚀刻处理面的柱塞部。
2根据权利要求1所述的镶嵌处理方法，其特征是在蚀刻处理面上成膜表面改性材料，并冲击上述加速的离子或使加速的该离子除去带电的中性粒子。
3根据权利要求1所述的镶嵌处理方法，其特征是用1keV～50keV的电压加速离子。
4一种在电绝缘膜中形成的柱塞部埋入铜形成电传导性镶嵌的镶嵌处理方法，其特征是在柱塞部埋入铜以前，通过对铜阻挡性非给予或不完全给予的成膜处理和蚀刻处理，在作为柱塞部内壁的侧面部分和平面部分形成柱塞部，通过用含有成为铜阻挡层的成分的气体等离子的等离子处理，在形成后的柱塞部的侧面部分和平面部分一并形成铜阻挡层。
5一种在电绝缘膜中形成的柱塞部埋入铜形成电传导性镶嵌的镶嵌处理方法，其特征是内壁上，在介以平面部分具有两段沟部的大剖面和小剖面的柱塞部内埋入铜以前，通过对铜阻挡性非给予或不完全给予的成膜处理和蚀刻处理，在作为柱塞部内壁的侧面部分和平面部分形成柱塞部，通过用含有成为铜阻挡层的成分的气体等离子的等离子处理，在形成后的对铜阻挡性非给予或不完全给予的柱塞部的侧面部分和平面部分一并形成铜阻挡层。
6一种在电绝缘膜中形成的柱塞部埋入铜形成电传导性镶嵌的镶嵌处理方法，其特征是在柱塞部埋入铜以前，通过对铜阻挡性非给予或不完全给予的成膜处理和蚀刻处理，形成作为柱塞部内壁的侧面部分和平面部分，通过用至少包括含有碳原子气体类、含有氮原子气体类、含有氢原子气体类、含有溴原子气体类或含有硼原子气体类任何一种的混合气体生成的等离子体的等离子处理，在形成的对铜阻挡性非给予或不完全给予的柱塞部的侧面部分和平面部分，一并形成铜阻挡层。
7一种在电绝缘膜中形成的柱塞部埋入铜形成电传导性镶嵌的镶嵌处理方法，其特征是内壁上，在介以平面部分具有两段沟部的大剖面和小剖面的柱塞部内埋入铜以前，通过对铜阻挡性非给予或不完全给予的成膜处理和蚀刻处理，形成作为柱塞部内壁的侧面部分和平面部分，通过用稀有气体与碳化氢气体类的混合气体使春的气体等离子的成分的等离子处理，在形成后的对铜阻挡性非给予或不完全给予的柱塞部的侧面部分和平面部分一并形成铜阻挡层。
8根据权利要求4到7任一项所述的镶嵌处理方法，其特征是在3nm～50nm深度内形成铜阻挡层。
9一种在电绝缘膜中形成的柱塞部埋入铜形成电传导性镶嵌的镶嵌处理方法，其特征是在柱塞部埋入铜以前，通过对铜阻挡性非给予或不完全给予的成膜处理和蚀刻处理，形成作为柱塞部内壁的侧面部分和平面部分，将至少包括含有碳原子气体类、含有氮原子气体类、含有氢原子气体类、含有溴原子气体类或含有硼原子气体类的任何一种气体等离子化，生成含有该成分的离子，以1keV～50keV加速以后，作为与冲击面垂直成分具有能量的粒子，冲击形成的柱塞部侧面部分和平面部分这两部分，一并形成铜阻挡层。
10根据权利要求9所述的镶嵌处理方法，其特征是使气体等离子化，以及在大气压或其以上的压力进行向柱塞部的侧面部分和平面部分这两部分的粒子冲击。
11根据权利要求9所述的镶嵌处理方法，其特征是使气体等离子化，以及在不同压力的减压下进行向柱塞部的侧面部分和平面部分这两部分的粒子冲击。
12根据权利要求9所述的镶嵌处理方法，其特征是在蚀刻处理后，减压下运送试料后，进行粒子的冲击处理。
13一种在电绝缘膜中形成的柱塞部埋入铜形成电传导性镶嵌的镶嵌处理装置，其特征是具有蚀刻处理low-k材料的蚀刻处理室；在真空中运送蚀刻处理后的试料的真空运送室；接收运送来的试料的接收装置，电压给予装置，和将用电压加速的离子或对加速后的该离子除去带电的中性粒子冲击蚀刻处理面，进行碳化、氮化、硼化、溴化、还原、非晶化或这些的组合的表面改性的铜阻挡层处理的铜阻挡层处理室；以及在具有该铜阻挡层处理后的蚀刻处理面的柱塞部埋入铜的高真空处理室。
14根据权利要求13所述的镶嵌处理装置，其特征是具有在蚀刻处理面上成膜表面改性材料的成膜处理室。
15根据权利要求13所述的镶嵌处理装置，其特征是上述真空运送室与上述高真空处理室之间，设置两侧都具有闸门阀的高真空缓冲室。
16一种在电绝缘膜中形成的柱塞部埋入铜，形成电传导性的镶嵌构造，其特征是柱塞部是作为该柱塞部内壁的侧面部分和平面部分从其表面向内部，在3nm～50nm深度形成铜阻挡层，而且上述柱塞部中埋入铜。
17一种在电绝缘膜中形成的柱塞部埋入铜，形成电传导性的镶嵌构造，其特征是柱塞部，介以平面部分由具有大剖面和小剖面的二段沟部构成，从这些表面向内部，在3nm～50nm深度形成铜阻挡层，而且上述柱塞部中埋入铜。
18一种在电绝缘膜中形成的柱塞部埋入铜形成电传导性镶嵌的试料，其特征是在作为宽度0.1μm以下的柱塞部内壁的侧面部分和平面部分上形成3nm～50nm的铜阻挡层，在形成了该阻挡层的柱塞部埋入铜。
19一种在电绝缘膜中形成的柱塞部埋入铜形成电传导性镶嵌的试料，其特征是在作为宽度0.1μm以下的柱塞部内壁的侧面部分和平面部分上形成5nm～30nm的铜阻挡层，在形成了该阻挡层的柱塞部埋入铜。
全文摘要
一种在电绝缘膜中形成的柱塞部埋入铜形成电传导性镶嵌的镶嵌处理装置，其特征是具有蚀刻处理low－k材料的蚀刻处理室151A；在真空中运送蚀刻处理后试料的真空运送室153；接收运来试料的接收装置，电压给予装置，和将用电压加速的离子或对加速后的该离子除去带电的中性粒子冲击蚀刻处理面，进行碳化、氮化、硼化、溴化、还原、非晶化或它们的组合的表面改性的铜阻挡层处理的铜阻挡层处理室151B；以及在该铜阻挡层处理后的蚀刻处理面的柱塞部，埋入铜的高真空处理室151C。
文档编号H01L21/768GK1482666SQ0310644
公开日2004年3月17日 申请日期2003年2月27日 优先权日2002年9月12日
发明者加治哲德, 一, 内牧阳一 申请人:株式会社日立高新技术