技术编号:7000892
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种。背景技术图IA与IB显示现有技术的导线架封装俯视与剖视示意图。如图IA所示,导线架10包含多个引脚I (lead),利用打线(wire bond)技术,将引脚I分别经由多个导线3电性连接至集成电路芯片2。图IB显示图IA中AA’剖线的剖视示意图,如图IB所示,集成电路芯片2黏着于导线架10中的芯片模板5(die paddle)上,经过打线后,集成电路芯片2经由导线3电性连接至导线架10中的引脚I ;接着以封胶层4封胶(molding)集成电...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。