技术编号:7008461
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明提供反向阻断MOS型半导体器件的制造方法,即使在1200V以上的高耐压下也能减少半导体衬底的低电阻化,抑制接通电压的降低,使反向漏电流、耐压降低减小。上述制造方法具有第一工序,在n型半导体衬底的作为各器件芯片的区域的外周部通过离子注入以扩散温度1280~1320℃、300~330小时的热处理形成环状p型分离扩散层;和第二工序,在被环状分离扩散层包围的内周部形成作为半导体功能区域的MOS栅结构和耐压结构,第一工序中具有扩散温度1280~1320℃、30...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。