反向阻断mos型半导体器件的制造方法
【专利摘要】本发明提供反向阻断MOS型半导体器件的制造方法，即使在1200V以上的高耐压下也能减少半导体衬底的低电阻化，抑制接通电压的降低，使反向漏电流、耐压降低减小。上述制造方法具有：第一工序，在n型半导体衬底的作为各器件芯片的区域的外周部通过离子注入以扩散温度1280～1320℃、300～330小时的热处理形成环状p型分离扩散层；和第二工序，在被环状分离扩散层包围的内周部形成作为半导体功能区域的MOS栅结构和耐压结构，第一工序中具有扩散温度1280～1320℃、300～330℃的热处理结束后，降温时降温至1000℃以上1200℃以下的温度范围，25小时以上保持在该温度范围内的温度的扩散温度-时间程序。
【专利说明】反向阻断MOS型半导体器件的制造方法
【技术领域】
[0001]本发明涉及具有伴随着高温长时间扩散的较深的杂质扩散层的形成工序的反向阻断MOS (绝缘栅型场效应管)型半导体器件的制造方法。
【背景技术】
[0002]近年来，使用半导体元件进行AC (交流)/AC转换、AC/DC (直流)转换、DC/AC转换等用的电力转换电路中，已知有矩阵转换器作为能够不需要由电解电容器、直流电抗器等构成的直流平滑电路的直接连接型转换电路。该矩阵转换器在交流电压下使用，所以需要能够在正、反方向上控制电流的双向开关装置作为构成矩阵转换器的多个开关装置。
[0003]最近，从电路的小型化、轻量化、高效率化、高速响应化和低成本化等观点出发，着眼于使上述双向开关装置如图6的等价电路图所示成为将两个反向阻断IGBT (InsulatedGate Bipolar Transistor:绝缘栅双极型晶体管)反向并联连接的结构。这样的反向阻断IGBT的反向并联连接结构的双向开关装置中，具有能够不需要用于阻断反方向电压的二极管的优点。上述反向阻断IGBT是具有使反向耐压成为与正向耐压相同程度的耐压、并且耐压可靠性提高了的特性的装置。另一方面，在现有的电力转换电路中使用的通常的IGBT中，与没有反向耐压的通常的晶体管和MOSFET (Metal-Oxide-SemiconductorField-Effect Transistor,金属-氧化层_半导体_场效晶体管)同样，不需要有效的反向耐压，所以反向耐压比正向耐压低，且耐压可靠性也低的性能的IGBT就可以满足。
[0004]图5是表示这样的反向阻断IGBT的截面示意图，在下述专利文献I中记载。该反向阻断IGBT特征在于在装置芯片的中央具有活性区域110，在包围该活性区域110的外周侧夹着耐压结构区域120，进而具有包围其外侧的P型分离扩散层31的结构。为了仅通过来自η型硅衬底I的一方的主面的热扩散形成该P型分离扩散层31，需要使P型分离扩散层31的深度成为衬底的厚度以上，所以要伴随有高温长时间的热扩散推进。图5所示的反向阻断IGBT的活性区域110是成为纵型IGBT的主电流的通路的区域，该纵型IGBT具备η型漂移层1、P型基极区域2、η型发射极区域3、栅极绝缘膜4、栅极电极5、层间绝缘膜6、发射极电极9和P型集电极层10、集电极电极11等的。上述P型分离扩散层31是从η型硅衬底的正面起通过硼的热扩散形成达到背面一侧的P型集电极层10的深度的P型的区域。通过该P型分离扩散层31，使作为反向耐压结的P型集电极层10与η型漂移层I之间的ρη结面的终端部不在作为芯片化时的切断面的芯片侧端面12上露出，而是在被绝缘膜保护的耐压结构区域120的表面13上露出，所以能够提高反向耐压可靠性。
[0005]图4 ((a)?(d))是按工序顺序表示这样的反向阻断IGBT中的通过硼离子注入和热扩散形成P型分离扩散层104的现有的杂质扩散处理的制造工序截面图。首先，在600 μ m以上厚的硅半导体衬底100的正面一侧形成约0.8 μ m?2.5 μ m程度的热氧化膜101作为掺杂掩模(图4 (a))。对该氧化膜101进行图案形成，形成用于导入形成分离扩散层的杂质的开口部102 (图4 (b))。接着，从开口部102离子注入作为杂质的硼103 (图4 (C))。除去作为用于硼的选择扩散(P型分离扩散层用)的掺杂掩模使用的热氧化膜101。进行高温(1300°C )、长时间(100小时?200小时)的热处理，形成100 μ m?200 μ m程度的深度的P型的扩散层104 (图4(d))。将该P型的扩散层104用作分离扩散层。之后，在被P型的扩散层104包围的硅半导体衬底100的正面再次形成氧化膜，实施形成MOS栅结构和必要的正面侧功能区域的处理(未图示)。从硅半导体衬底100的背面起如虚线所示进行磨削除去直到达到上述P型的扩散层104的底部，从而使硅半导体衬底100变薄(图4 (d))。在该背面磨削面上形成由未图示的P集电极层和集电极电极构成的背面结构，在位于扩散层104的中心部的划线(scribe line)105处切断娃半导体衬底100。通过该切断而芯片化的反向阻断IGBT成为上述图5的截面图。
[0006]但是，如上述图5所示，通过离子注入形成P型分离扩散层31的反向阻断IGBT中，如上所述为了形成较深的P型分离扩散层31而进行高温长时间的热扩散推进(drive)。结果，在该高温长时间的热扩散推进中，在硅衬底内导入晶格间氧，导入氧析出物或氧供体化现象、晶体缺陷等。导入这些晶体缺陷时，硅衬底中的ρη结中漏电流提高和硅衬底上形成的绝缘膜的耐压、可靠性大幅劣化的可能性较大。
[0007]图7是表示反向阻断IGBT的反向耐压波形的电流1-电压V波形特性图。在硅衬底内几乎不存在晶体缺陷的情况下，如图7中(a)所示的电流的上升呈现有角的硬波形，但包括因上述的氮析出物等而晶体缺陷较多的区域时，如该图中(b)所示成为电流的上升平滑的软波形。在图7所示的标准耐压(点划线)下，对(a)和(b)的1-V波形中的反方向电流进行比较时，可知(b )的软波形与(a)的硬波形相比反方向电流即反向漏电流较多。反向漏电流比规定的基准值多的装置为反向耐压不良。
[0008]此外，已知有为了抑制如上所述的反向阻断IGBT中通过高温长时间的热扩散推进而导入的氧的给体化引起的晶体缺陷的影响的目的的吸杂(gettering)技术。记载有为了这样的吸杂，作为高温长时间的热扩散推进条件，一并进行1300°C下100小时以上的热处理和1100°C下200分钟、1150°C下120分钟、1000°C下30分钟的热处理(专利文献2、3)。
[0009]现有技术文献
[0010]专利文献
[0011]专利文献1:日本特开2006-80269号公报(图7)
[0012]专利文献2:日本专利第4892825号公报(段落0011)
[0013]专利文献3:日本专利第4951872号公报(段落0010)
【发明内容】
[0014]但是，反向阻断IGBT如上所述需要通过从硅衬底的一方的主面起的杂质扩散而使两个主面以被与上述衬底不同的导电型的扩散层连接的方式形成的分离扩散。例如，η型硅衬底中，分离扩散层是P型。这样的分离扩散中，硅衬底的厚度越厚，分离扩散中硅衬底暴露在高温下的时间必然也越长，因此也受高温长时间扩散的影响，高温反向漏电流增大，观察到反向耐压容易比正向耐压小等现象。特别是在1200V以上的高耐压反向阻断IGBT中，观察到反向耐压难以增大的倾向。作为其对策，需要预先使衬底的电阻率比通常高、使衬底厚度比通常厚的设计。然而，使衬底的电阻率比通常高、使衬底变厚也是扩散时间变长、使半导体特性降低的原因之一，所以会产生越是要成为高耐压，越难以马上有实质上的对策的问题。[0015]如上所述，可知根据专利文献2、3中记载的发明的扩散热处理条件，在形成高耐压的反向阻断IGBT所需的较深的分离扩散层时，也可以一定程度地抑制晶体缺陷的发生，但是对于防止氧供体化引起的硅衬底(高电阻漂移层)的电阻率的降低仍然是不充分的。此夕卜，硅衬底(高电阻漂移层)的电阻率的降低，使反向阻断IGBT的正向耐压和反向耐压降低，所以在元件设计时，需要预先估算预想的电阻率降低量，将投入衬底的电阻率提高与上述降低量相应的量并且使衬底的厚度变厚。结果，不可避免地使装置的接通电压增大，使接通电压与断开电压的综合调整(trade-of)关系恶化。此外，因为伴随着高温长时间扩散而导入的较高的氧浓度，在硅衬底内使氧析出物较多地析出，也成为反向漏电流增大、反向耐压降低的原因，对装置特性造成较大影响。从而，在该基础上进一步使衬底的厚度变厚时，P型分离扩散层的扩散时间进一步变长，上述问题进一步恶化，这样陷入恶性循环也成为问题。
[0016]本发明是为了解决以上说明的问题点而完成的，本发明的目的在于提供一种反向阻断MOS型半导体器件的制造方法，上述反向阻断MOS型半导体器件即使在1200V以上的高耐压下，也能够减少半导体衬底的低电阻化，使接通电压、反向漏电流、耐压降低减小。
[0017]本发明为了解决上述课题而达成发明的目的，采用一种反向阻断MOS型半导体器件的制造方法，其具有:第一工序，在η型半导体衬底的作为各器件芯片的区域的外周部通过离子注入在扩散温度1280°C?1320°C、300小时?330小时的热处理条件下形成环状的P型分离扩散层；和第二工序，在被该环状的分离扩散层包围的内周部形成作为半导体功能区域的MOS栅结构和耐压结构，其中，在上述第一工序中，具有在上述扩散温度1280°C?1320°C、300小时?330°C的热处理结束后，在降温时降温至1000°C以上1200°C以下的温度范围，之后25小时以上保持在该温度范围内的温度的扩散温度-时间程序。
[0018]此外，本发明为了解决上述课题而达成发明的目的，采用一种反向阻断MOS型半导体器件的制造方法，其具有:第一工序，在η型半导体衬底的作为各器件芯片的区域的外周部通过离子注入在扩散温度1280°C?1320°C、300小时?330小时的热处理条件下形成环状的P型分离扩散层；和第二工序，在被该环状的分离扩散层包围的内周部形成作为半导体功能区域的MOS栅结构和耐压结构，其中，在上述第一工序中，具有为了进行上述扩散温度1280°C?1320°C、300小时?330小时的热处理，而在升温时升温至1000°C以上1200°C以下的温度范围，之后25小时以上保持在该温度范围内的温度的扩散温度-时间程序。优选上述25小时以上保持在上述1000°C以上1200°C以下的温度范围内的温度是恒定温度。此外，优选上述第一工序中进行热处理的半导体衬底的厚度在IOOym?200μπι的范围内。进而，优选上述反向阻断MOS型半导体器件的正向耐压、反向耐压在1200V以上。进而，优选反向阻断MOS型半导体器件是反向阻断IGBT。
[0019]发明的效果
[0020]根据本发明，能够提供一种反向阻断MOS型半导体器件的制造方法，该反向阻断MOS型半导体器件即使在1200V以上的高耐压下，也能够减少半导体衬底的低电阻化，使接通电压、反向漏电流、耐压降低减小。
【专利附图】
【附图说明】
[0021]图1是本发明的P型分离扩散层形成时的扩散温度-时间程序图。
[0022]图2是现有的P型分离扩散层形成时的扩散温度-时间程序图。[0023]图3是表示本发明和现有的反向阻断IGBT的从硅衬底的表面起的氧浓度分布的氧浓度分布图。
[0024]图4是表示现有的通过离子注入进行的分离扩散层形成方法的制造工序截面图。
[0025]图5是反向阻断IGBT的截面图。
[0026]图6是使用反向阻断IGBT的双向开关装置的等价电路图。
[0027]图7是表示反向阻断IGBT的反向耐压波形的电流1-电压V波形特性图。
[0028]图8是按工序顺序表示本发明的实施例的反向阻断IGBT的制造方法的主要部分截面图(之一)。
[0029]图9是按工序顺序表示本发明的实施例的反向阻断IGBT的制造方法的主要部分截面图(之二)。
[0030]图10是按工序顺序表示本发明的实施例的反向阻断IGBT的制造方法的主要部分截面图(之三)。
[0031]图11是按工序顺序表示本发明的实施例的反向阻断IGBT的制造方法的主要部分截面图(之四)。
[0032]图12是按工序顺序表示本发明的实施例的反向阻断IGBT的制造方法的主要部分截面图(之五)。
[0033]符号说明
[0034]I硅衬底，漂移层
[0035]2 P型基极区域
[0036]3 η型的发射极区域
[0037]4栅极绝缘膜
[0038]5栅极电极
[0039]6层间绝缘膜
[0040]9发射极电极
[0041]10 P型集电极层
[0042]11集电极电极
[0043]12芯片侧端面
[0044]13耐压结构区域的表面
[0045]20 开口部
[0046]21磨削面
[0047]31分离扩散层
【具体实施方式】
[0048]以下参照附图详细说明本发明的反向阻断MOS型半导体器件的制造方法的实施例。本说明书和附图中，带有η或P的前缀的层或区域，分别表示电子或空穴是多数载流子。此外，η或P上附加的+和_，分别表示相对而言杂质浓度高或低。此外，以下实施例的说明和附图中，对同样的结构附加相同的符号，省略重复的说明。此外，实施例中说明的附图，为了易于观看或易于理解而没有按正确的比例(scale)、尺寸比描绘，请留意。
[0049]以下的实施例中，采用反向阻断IGBT的制造方法作为本发明的反向阻断MOS型半导体器件的制造方法进行说明。但是，本发明不限定于反向阻断IGBT的制造方法。
[0050]【实施例】
[0051]对于本发明的反向阻断IGBT的制造方法的一个实施例，以其特征部分为中心进行详细说明。
[0052]图8至图12是按工序顺序表示本发明的实施例的反向阻断IGBT的制造方法的主要部分截面图。说明耐压1200V的反向阻断IGBT的制造方法。如图8所示，在厚度600 μ m以上电阻率80 Ω cm的FZ硅衬底I的正面，形成0.8 μ m~2.5 μ m程度的初期氧化膜。在后续工序中，用包围硅衬底I内的各器件芯片区域的中央部的半导体功能区域的活性区域的外周的环状的图案，选择性地对初期氧化膜进行蚀刻，形成宽度170 μ m的分离扩散用的开口部20。接着，如图9所示，用初期氧化膜作为掩模从开口部20离子注入作为P型杂质的硼。硼离子注入后，除去用作掺杂掩模的初期氧化膜。在氧化气氛中进行高温(1300°C)、长时间(300小时~330小时)的热处理，形成220 μ m~230 μ m程度的深度的P型的扩散层(图9)。将该P型的扩散层用作分离扩散层31。本发明的特征在于用于形成该分离扩散层31的温度和时间的程序。关于该温度和时间的程序在后文中详细说明。
[0053]接着，如图10所示，除去在分离扩散层31的形成中在衬底正面形成的氧化膜之后，重新添加氧化膜，使用该氧化膜和/或沉积的多晶硅膜，用与通常的平面栅型IGBT同样的方法形成规定图案的P基极区域2、n型发射极区域3、栅极氧化膜4、栅极电极5、层间绝缘膜6和发射极电极9等。虽然未图示，但也可以是沟槽型的表面结构。进而，为了实现高速化，有时也进行电子射线照射或氦照射作为(半导体)寿命控制体。接着，如图11所示，对背面进行磨削，使FZ硅衬底I的厚度成为200 μ m程度，使P型分离扩散层31在磨削面21露出。
[0054]接着，如图12所示，在背面20离子注入剂量IX IO13CnT2的硼并在350°C程度下进行I小时程度的低温退火，形成活性化了的硼的峰值浓度为IXlO17cnT3程度、厚度为Iμπι程度的背面的P型集电极层10。该背面`的P型集电极层10与上述P型分离扩散层31导电连接。形成集电极电极11之后，将硅衬底I切断为各器件芯片时，如图12所示的反向阻断IGBT完成。
[0055]本发明的分离扩散层的形成方法，与参照上述图4说明的现有的反向阻断IGBT的分离扩散层的形成方法的不同点在于以下的点。除此以外的工序能够与现有的反向阻断IGBT的制造方法相同。即，本发明的反向阻断IGBT的制造方法中，与以往的不同点在于使通过离子注入形成P型分离扩散层的工序成为以下的扩散温度-时间程序:在扩散温度1280°C~1320°C、300小时~330小时的热处理结束后，在降温时降温至1000°C以上12000C以下的温度范围内，之后在该温度范围内的温度下保持25小时以上。
[0056]或者，与以往的不同点在于使通过离子注入形成P型分离扩散层的工序成为以下的扩散温度-时间程序:在为了进行扩散温度1280°C~1320°C、300小时~330小时的热处理而升温时，升温至1000°C以上1200°C以下的温度范围后，在该温度范围内的温度下，保持25小时以上，之后再进行作为目的的扩散温度1280°C~1320°C、300小时~330小时的热处理。
[0057]对于这样的本发明的扩散温度-时间程序，进一步在以下进行说明。图1是本发明的P型分离扩散层形成时的扩散温度-时间程序图。图2是为了比较而表示的现有的P型分离扩散层形成时的扩散温度-时间程序图。两者都是纵轴表示扩散炉温度，横轴表示时间表。但是，图1、2的纵轴的间隔和横轴的间隔分别都没有表示正确的扩散炉温度和时间的比例关系。图的左端是程序的开始时间即硅衬底的入炉，右端是结束时间即硅衬底的出炉。
[0058]上述图8的工序中，对在硅衬底I的反向阻断IGBT芯片图案内的表面的外周部形成的环状的分离扩散层用的开口部20进行离子注入完成后，进入上述图9的工序。具体的处理条件和作业是，在使作为载流气体(carrier gas)的氧(02)气以1.6升/分、U1(Ar)气以4.6升/分流过的同时，在750°C的扩散炉中，设置完成了硼的离子注入的硅衬底1，如图1所示，保持60分钟。之后，使扩散炉以1.(TC /分的升温速度提升炉温，到达1250°C之后，使升温速度降低为0.50C /分，使炉温提升至1300°C。在炉温1300°C下保持300小时，形成扩散深度为200 μ m以上的分离扩散层31。1300°C的扩散热处理结束后，以0.5°C /分的降温速度使炉温降低至1200°C。到达1200°C之后，在1200°C下保持25小时。之后，以1.(TC /分的降温速度使炉温降低至1000°c，进而，以2.50C /分的降温速度使炉温降低至750°C，在750°C下保持60分钟之后，从扩散炉中取出硅衬底I，成为图9所示的状态。本发明与现有的扩散温度-时间程序图即图1与图2的不同在于有无在1200°C下的保持时间。
[0059]另一方面，从扩散炉中取出的硅衬底1，如参照上述图10所说明，在被分离扩散层31包围的中央部的活性区域中形成半导体功能区域，在其周围形成耐压结构区域。之后，如图11所示从与离子注入面相反一侧的硅衬底I的背面进行磨削，以使得在分离扩散层的深度为220 μ m程度的情况下衬底的剩余厚度成为200 μ m程度。如图12所示如果在衬底的背面形成P型集电极层和集电极电极，就能够完成了本发明的反向阻断IGBT。
[0060]如上所述，本发明的耐压1200V的反向阻断IGBT中，特征在于在形成分离扩散层31时，在1300°C且300小时?330小时的高温长时间的扩散推进处理的前后，具有在1000°C至1200°C的温度范围内保持25小时的处理。
[0061]另一方面，图3是纵轴表示氧浓度、横轴表示距离硅衬底正面的氧供体层的深度的氧浓度分布图。此外，图3表示具有将与上述形成分离扩散层31时相同的扩散推进条件和保持在1000°C至1200°C的温度范围内的保持时间作为参数的处理条件的情况下的距离衬底正面的氧浓度分布。
[0062]上述的保持在1000°C至1200°C的温度范围内的保持时间，分为无、15小时、25小时这3种。无保持时间的情况下，在距离正面深度50 μ m以上的区域中，氧浓度大约恒定为
1.2X1018/cnT3，比50 μ m浅的区域中，成为氧浓度向正面的1.5X IO1VcnT3的低氧浓度降低的倾斜。保持时间为15小时的情况下，在距离正面深度100 μπι以上的较深区域中，氧浓度大约恒定为1.2X1018/cm_3，比100 μ m浅的区域中与上述同样成为朝向低氧浓度正面倾斜。保持时间为25小时的情况下，在距离正面深度150 μ m以上的较深区域中，氧浓度大约恒定为1.2X1018/Cm_3，比150 μπι浅的区域中与上述同样成为朝向低氧浓度正面倾斜。
[0063]根据图3，可知上述保持时间为25小时的情况下，距离正面比150μπι浅的区域中氧浓度较低，所以氧供体引起的η型硅衬底的低电阻化的影响较小。使用80 Ω cm的电阻率的硅衬底制造1200V耐压的反向阻断IGBT的情况下，耗尽层扩大约170 μπι程度，在其中的150 μ m中，成为低氧浓度，抑制氧供体引起的衬底浓度的上升。结果，衬底的低电阻化的影响减小，所以对装置的耐压降低的影响减小。这样，根据以上说明的实施例，通过抑制氧供体引起的衬底电阻率的降低，不需要预先提高硅衬底的电阻率、增加厚度的设计，可以实现接通电压的降低。此外，硅衬底即使经过了氧气氛中的高温长时间扩散处理，也可以避免衬底正面成为高氧浓度，所以在衬底正面不会发生氧析出，可以得到无缺陷层，所以反向漏电流减小，耐压降低减少。结果，成品率提高。
【权利要求】
1.一种反向阻断MOS型半导体器件的制造方法，其特征在于，具有: 第一工序，在第一导电型半导体衬底的作为各器件芯片的区域的外周部通过离子注入在扩散温度1280°C?1320°C、300小时?330小时的热处理条件下形成环状的第二导电型分离扩散层；和 第二工序，在被该环状的分离扩散层包围的内周部形成作为半导体功能区域的MOS栅结构和耐压结构，其中 在所述第一工序中，具有在所述扩散温度1280°C?1320°C、300小时?330小时的热处理结束后，在降温时降温至1000°C以上1200°C以下的温度范围，之后25小时以上保持在该温度范围内的温度的扩散温度-时间程序。
2.一种反向阻断MOS型半导体器件的制造方法，其特征在于，具有: 第一工序，在第一导电型半导体衬底的作为各器件芯片的区域的外周部通过离子注入在扩散温度1280°C?1320°C、300小时?330小时的热处理条件下形成环状的第二导电型分离扩散层；和 第二工序，在被该环状的分离扩散层包围的内周部形成作为半导体功能区域的MOS栅结构和耐压结构，其中 在所述第一工序中，具有为了进行所述扩散温度1280°C?1320°C、300小时?330小时的热处理，而在升温时升温至1000°C以上1200°C以下的温度范围，之后25小时以上保持在该温度范围内的温度的扩散温度-时间程序。
3.如权利要求1或2所述的反向阻断MOS型半导体器件的制造方法，其特征在于: 所述25小时以上保持在所述1000°C以上1200°C以下的温度范围内的温度是恒定温度。
4.如权利要求1或2所述的反向阻断MOS型半导体器件的制造方法，其特征在于: 所述第一工序中进行热处理的半导体衬底的厚度在100 μ m?200 μ m的范围内。
5.如权利要求1或2所述的反向阻断MOS型半导体器件的制造方法，其特征在于: 所述反向阻断MOS型半导体器件的正向耐压、反向耐压在1200V以上。
6.如权利要求1所述的反向阻断MOS型半导体器件的制造方法，其特征在于: 所述反向阻断MOS型半导体器件是反向阻断IGBT。
【文档编号】H01L21/336GK103779231SQ201310478856
【公开日】2014年5月7日 申请日期:2013年10月14日 优先权日:2012年10月17日
【发明者】挂布光泰 申请人:富士电机株式会社