具有补偿结构的半导体器件的制作方法

文档序号:10536939
具有补偿结构的半导体器件的制作方法
【专利摘要】本发明提供了一种具有补偿结构的半导体器件,包括:半导体本体,包括晶体管单元和位于漏极层和晶体管单元之间的漂移区。漂移区包括补偿结构。在耗尽电压之上,第一输出电荷梯度偏离第二输出电荷梯度小于5%,通过将漏极源极电压从耗尽电压增加至最大漏极源极电压而获取第一输出电荷梯度,通过将漏极源极电压从所述最大漏极源极电压减小至耗尽电压而获取第二输出电荷梯度。在耗尽电压处,第一输出电荷梯度呈现最大曲率。
【专利说明】
具有补偿结构的半导体器件
技术领域
[0001]本申请涉及半导体领域,更具体地,涉及具有补偿结构的半导体器件。
【背景技术】
[0002]诸如切换模式电源和半桥电路的应用通常取决于包括补偿结构的功率半导体切换器件。补偿结构在反向阻断模式中侧向耗尽,因而增加了半导体切换器件的漂移区中的掺杂剂浓度,而不会不利地影响反向阻断特性。
[0003]需要提供具有减少的切换损失的半导体器件。

【发明内容】

[0004]根据实施例,一种半导体器件,包括:半导体本体,包括晶体管单元和位于漏极层和晶体管单元之间的漂移区。漂移区包括补偿结构。在耗尽电压之上,第一输出电荷梯度偏离第二输出电荷梯度小于5%,通过将漏极源极电压从耗尽电压增加至最大漏极源极电压而获取第一输出电荷梯度,通过将漏极源极电压从最大漏极源极电压减小至耗尽电压而获取第二输出电荷梯度。在耗尽电压处,第一输出电荷梯度呈现最大曲率。
[0005]根据另一实施例,一种切换模式的电源,包括功率半导体器件,功率半导体器件包括半导体本体。半导体本体包括晶体管单元和位于漏极层和晶体管单元之间的漂移区。漂移区包括补偿结构。在耗尽电压之上,第一输出电荷梯度偏离第二输出电荷梯度小于5%,通过将漏极源极电压从耗尽电压增加至最大漏极源极电压而获取第一输出电荷梯度,通过将漏极源极电压从最大漏极源极电压减小至耗尽电压而获取第二输出电荷梯度。在耗尽电压处,第一输出电荷梯度呈现最大曲率。
[0006]本领域技术人员在阅读如下详细描述以及查看附图之后获知附加特征和优点。
【附图说明】
[0007]附图被包括以提供对本发明的进一步理解,并且被结合而组成本说明书的一部分。附图描述了本发明的实施例,和说明书一起用于解释本发明的原理。本发明的其他实施例和所要实现的优点可以在参照如下详细描述之后更容易且更好的理解。
[0008]图1A是根据实施例的具有低Qoss(输出电荷)迟滞的半导体器件的部分的示意性截面图。
[0009]图1B是根据实施例的半导体器件的绘制Qoss相对于VDS(漏极源极电压)的示意图。
[0010]图1C是双对数笛卡尔坐标系中的根据实施例的半导体器件的绘制Q0ss(VDS)的示意图。
[0011]图1D是比较用于讨论实施例的效果的Qoss梯度的示意图。
[0012]图1E是用于分别增加和减小VDS的绘制Eoss (存储在输出电容中的能量)相对于VDS的示意图。
[0013]图2A是根据实施例的半导体器件的部分的示意性截面图,其结合了补偿结构中的平滑垂直掺杂剂分布与栅极构造的垂直突起中的不可耗尽延伸区。
[0014]图2B是用于讨论图2A的实施例的效果的沿图2A的线B-B的垂直掺杂剂浓度分布的示意图。
[0015]图2C是根据实施例的半导体器件的部分的示意性截面图,其提供了补偿结构的垂直掺杂剂分布中的局部最小值之间的变化距离。
[0016]图3是根据实施例的半导体器件的部分的示意性截面图,其结合了补偿结构中的平滑垂直掺杂剂分布与低充电的边缘区域。
[0017]图4A是根据包含固有边缘区域的实施例的图1A和图3的边缘部分的示意性截面图。
[0018]图4B是根据包含边缘区域中的重叠区的实施例的图1A和图3的边缘部分的示意性截面图。
[0019]图4C是根据包含边缘区域中的绝缘结构的实施例的图1A和图3的边缘部分的示意性截面图。
[0020]图4D是根据包含边缘绝缘体结构的实施例的图1A和图3的边缘部分的示意性截面图。
[0021]图5是根据实施例的半导体器件的部分的示意性截面图,其结合了低充电边缘部分与栅极构造的垂直突起中的不可耗尽延伸区。
[0022]图6A是根据另一实施例的切换模式电源的示意性电路图。
[0023]图6B是根据具有η型尚侧开关的实施例的半桥电路的不意性电路图。
[0024]图6C是根据具有P型尚侧开关的实施例的半桥电路的不意性电路图。
【具体实施方式】
[0025]在下文的详细描述中,对附图进行了参照,这些附图形成其一部分,并且其中通过描述特定实施例进行示出以实现本发明。应理解,还可以使用其他实施例,并且在不背离本发明范围的情况下可以进行结构或逻辑上的改变。例如,一个实施例中描述的部件可以用于或结合其他实施例,从而形成另一实施例。本发明旨在包括这种改进和改变。使用特定语言描述实例,不应被视为限制所附权利要求的范围。附图并未按比例绘制,并且仅以示出为目的。为了清楚,除非另有描述,在不同附图中通过对应参考标记表示相同元件。
[0026]术语“具有”、“包含”、“包括”、“含有”等是开放式的,这些术语表示描述的结构、元件或部件的存在,但并不排除附加的元件或部件。冠词“一个”、“一”、或“该”旨在包括多个以及单个,除非上下文中明确阐明。
[0027]术语“电连接”描述了电连接的元件之间的永久的低欧姆连接,例如所述元件之间的直接接触或者经由金属和/或高掺杂半导体的低欧姆连接。术语“电耦合”包括用于信号传输的一个或多个介于其间的元件可以提供在电耦合元件之间,例如可控制以暂时提供低欧姆连接的第一状态和高欧姆电去耦的第二状态的元件。
[0028]附图通过将或“ + ”表示在掺杂类型“η”或“ρ”旁边而示出了相对掺杂浓度。例如,“η_”表示的掺杂浓度低于“η”掺杂区域的掺杂浓度,而“η+”表示的掺杂浓度高于“η”掺杂区域的掺杂浓度。相同的相对掺杂浓度的掺杂区域不必须具有相同的绝对掺杂浓度。例如,两个不同的“η”掺杂区域可以具有相同或不同的绝对掺杂浓度。
[0029]图1A到图1E涉及包括晶体管单元TC的半导体器件500。半导体器件500可以是或可以包括IGFET (绝缘栅极场效应晶体管),例如,常规意义的MOSFET (金属氧化物半导体FET),其包括例如具有金属栅极的FET以及具有非金属栅极的FET。
[0030]半导体器件500基于半导体本体100,具有单晶半导体材料,诸如娃(Si)、碳化娃(SiC)、锗(Ge)、硅锗晶体(SiGe)、碳化镓(GaN)、砷化镓(GaAs)或其他任何AmB^导体。[0031 ] 半导体本体100具有第一表面101,其可以近似平坦,或者其可以实现为由共面表面部以及基本平坦的第二表面102跨越的平面,第二表面102平行于第一表面101。第一表面101、102之间的最小距离被选择以实现半导体器件500的特定电压能力。侧向表面103连接第一表面101和第二表面102。
[0032]在垂直于截面平面的平面中,半导体本体100可以具有边缘长度在若干毫米范围内的矩形形状,或者可以是直径若干厘米的盘状。第一表面101的法线限定了垂直方向,而与垂直方向正交的方向是水平方向。
[0033]半导体本体100包括第一导电类型的漂移区120以及第一导电类型的漏极层130,该漏极层位于漂移区120和第二表面102之间。
[0034]漂移区120的掺杂剂浓度可以逐渐或步进地增加或降低,其增加距离到第一表面101为其垂直延伸的至少一部分。根据其他实施例,漂移区120中的掺杂剂浓度可以基本平均。漂移区120中的平均掺杂剂浓度可以在5E12cm3到lE15cm 3之间,例如,在5E13cm 3到5E14cm3的范围内。漂移区120可以包括另外的掺杂区,例如,诸如超结结构的补偿结构180。
[0035]根据实施例,漂移区120的导电类型的场停止层128可以将漂移区120从漏极层130分离。场停止层128中的平均杂质浓度可以是漂移区120中的平均杂质浓度的高达五倍以及漏极层130中的最大杂质浓度的至多五分之一。
[0036]沿第二表面102的漏极层130中的掺杂剂浓度足够高,以形成欧姆接触,该欧姆接触具有直接邻接第二表面102的金属。在半导体本体100基于硅Si的情况下,沿第二表面102,η型漏极层130的掺杂剂浓度可以是至少lE18cm 3,例如至少5E19cm 3,以及ρ型漏极层130的掺杂剂浓度可以是至少lE16cm3,例如至少5E17cm3。
[0037]半导体器件500进一步包括有源区域610中的功能晶体管单元TC,而侧向表面103和有源区域610之间的边缘区域缺乏有源区域610中存在的类型的任何功能晶体管单元。每个晶体管单元TC包括形成具有漂移区120的第一 pn结的第二导电类型的本体区115以及形成具有本体区115的第二 pn结的源极区110。源极区110可以正好从第一表面101延伸进入半导体本体100,例如进入本体区115。
[0038]栅极结构150包括导电栅电极155,其可以包括或由重掺杂多晶娃层或含金属层组成。栅极结构150进一步包括将栅电极155从半导体本体100分离的栅电极151,其中栅电极151将栅电极155容性耦合至本体区115的沟道部分。栅电极151可以包括或由半导体氧化物(例如热生长或沉积的氧化硅)、半导体氮化物(例如沉积或热生长的氮化硅)、半导体氮氧化物(例如氮氧化硅)或其结合组成。栅极结构150可以是沿第一表面101形成在半导体本体100外部的侧向栅极。根据所示实施例,栅极结构150是从第一表面101延伸进入半导体本体100的沟槽栅极。
[0039]在所示实施例中以及对于如下描述,第一导电类型是η型,以及第二导电类型是P型。类似的如下文所列的考虑也可以应用至第一导电类型是P型以及第二导电类型是η型的实施例。
[0040]当施加至栅电极150的电压超过预设阈值电压时,本体区115中沟道部分中积累的电子直接邻接栅极电介质151,并且形成为电子短路第一pn结的倒置(invers1n)沟道。
[0041]栅极结构150可以包括空闲部分150a,包含边缘区域690中的空闲栅电极155a。空闲栅电极155a和栅电极155彼此电连接且结构连接,并且可以是相同分层结构的部分。栅极构造330可以通过空闲栅电极155a连接至栅电极155。
[0042]栅极构造330可以包括栅极焊盘、栅极指状件、以及分别电连接至栅电极155的栅极浇道(gate runner)中的至少一个。栅极焊盘可以是金属焊盘,适用为用于结合导线的引线焊盘(landing pad)或者如焊接的芯片的另一芯片到引脚框架或芯片到芯片的连接。栅极焊盘可以布置在第一负载电极310和侧向表面103之间或者在半导体本体100的中心部分。栅极浇道可以是围绕有源区域610的金属线。栅极指状件可以是将有源区域610划分成分离的单元场的金属线。
[0043]层间电介质210将栅极构造330从半导体本体100分离,并且可以使栅电极155与第一负载电极310绝缘。层间电介质210可以包括一个或多个介电层,包括例如氧化硅、氮化硅、氮氧化硅、掺杂或非掺杂的硅酸盐玻璃,例如BSG(硼硅玻璃)、PSG(磷硅玻璃)或者BPSG (硼磷硅玻璃)。
[0044]导电结构157可以结构连接或电连接空闲栅电极155a与栅极构造330或者与栅极接触结构315g,该结构从栅极构造330延伸进入层间电介质210。导电结构157可以是集成栅极电阻器或多晶硅二极管的一部分,或者可以省略在栅极构造330之下。导电结构157和半导体本体100之间的层间电介质210的部分可以形成场电介质211。
[0045]栅电极155、空闲栅电极155a和导电结构157可以是同性结构或可以具有包含一个或多个含金属层的分层结构。根据实施例,栅电极155、空闲栅电极155a和导电结构157可以包括或由重掺杂多晶硅层组成。
[0046]接触结构可以电连接第一负载电极310和本体区115与源极区110。第一负载电极310可以形成或者可以电耦合至或连接至第一负载端,例如在半导体器件500为n-1GFET的情况下的源极端S。
[0047]第二负载电极320 (直接临接第二表面102和漏极层130)可以形成或可以电连接至第二负载端,其可以是在半导体器件500为n-1GFET的情况下的漏极端D。
[0048]第一负载电极310和第二负载电极320中的每一个均包括或由(主要成分)铝(Al)、铜(Cu)、或者铝或铜的合金(例如AlS1、AlCu或AlSiCu)组成。根据其他实施例,第一负载电极310和第二负载电极320中的至少一个可以包括(主要成分)镍(Ni)、钛(Ti)、钨(W)、钽(Ta)、钒(V)、银(Ag)、金(Au)、铂(Pt)、和/或钯(Pd)。例如,第一负载电极310和第二负载电极320中的至少一个可以包括两个以上的子层,其中每个子层均包括作为主要成分的N1、T1、V、Ag、Au、Pt、W、和Pd中的一个或多个,例如硅化物、氮化物和/或合金。
[0049]漂移区120可以包括补偿结构180,例如超结结构,包括第一导电类型的第一区181和第二导电类型的第二区182。至少第二区182和至少第一区181可以是由若干连续外延/注入步骤形成的柱形结构。根据其他实施例,第一和第二区182基于沟槽形成。例如,第二区182可以通过将包含ρ型掺杂剂的材料沉积进入临时形成在第一区181之间的沟槽内而形成,或者可以通过将掺杂剂引入通过从第一表面101临时延伸进入漂移区120的沟槽的侧壁而形成。
[0050]第二区182的水平截面区域可以是圆形、卵形、椭圆形或具有圆滑边角的矩形,以及第一区181可以形成网格,其中第二区182布置在网孔中。根据另一实施例,第一区181的水平截面区域可以是圆形、椭圆形、卵形或具有圆滑边角的矩形,以及第二区182可以形成网格,其中第一区181布置在网孔中。根据又一实施例,第一和第二区181、182形成常规条纹图案,其中条纹可以横跨有源区域610。
[0051]第一和第二区181、182中的掺杂浓度可以被彼此调节,使得包含补偿结构180的漂移区120的部分可以在半导体器件500的反向阻断模式中完全耗尽。
[0052]在栅极构造330的至少一部分的垂直突起中,半导体本体100可以包括第二导电类型的不可耗尽延伸区170。不可耗尽延伸区170电连接至本体区115的至少一个,并且可以例如与本体区115的最外部直接邻接或重合。不可耗尽延伸区170的净掺杂剂浓度足够高,使得当相应的半导体器件500在其最大电压阻断等级内工作时不可耗尽延伸区170不会完全耗尽。
[0053]根据实施例,不可耗尽延伸区170的净掺杂剂浓度使得,当最大电压施加在第一和第二负载电极310、320之间时,不考虑施加至栅极构造330的栅极电压,不可耗尽延伸区170不完全耗尽,栅极构造330该提供以使得施加的栅极电压处于用于栅极电压的半导体器件500的最大等级。
[0054]备选地或附加地,不可耗尽延伸区170、边缘区域690可以包括低充电边缘部分695,其被配置为使得当半导体器件500到达其最大反向截止电压时,与低充电边缘部分695外部的边缘区域690的部分相比,每容量单元里更少的电荷载子被漏排(drain off),或者在低充电边缘部分695在整个边缘区域690之上延伸的情况下,与在补偿结构180在边缘区域690与在有源区域610具有相同的配置时的漏排相比,每容量单元里更少的电荷载子被漏排。
[0055]例如,第一和第二区181、182可以唯一地形成在有源区域610内,而栅极构造330的垂直突起中的边缘区域690或栅极区域(诸如栅极焊盘、栅极指状件和/或栅极浇道)缺乏任何补偿或超结结构以及缺乏任何第一和第二区181、182。半导体器件500可以包括补偿结构180,其中第一和第二区181、182位于有源区域610中,以及仅第一导电类型的固有或弱掺杂的区域具有低于边缘区域610的第一区181的净杂质浓度。可选地,第一区181和第二区182可以完全或高度重合在边缘区域690和/或栅极区域的垂直突起中,以形成低充电边缘部分695作为所述区域中的低净掺杂剂浓度的区域。备选地或附加地任何所述实施例,边缘区域690可以包括从第一表面101延伸进入半导体本体100的绝缘体沟槽。
[0056]除了低充电边缘部分695和不可耗尽延伸区170中的至少一个之外,补偿结构180的第一和第二区181、182可以具有光滑的垂直掺杂剂分布461。例如,在补偿结构180产生于一系列组合的外延/注入步骤的情况下,第一区的垂直掺杂剂分布包括局部最小值之间的局部最大值,以及该局部最大值超过邻近局部最小值不到20%。局部浓度偏差AND在局部最小值之间小于20%。在补偿结构180是基于沟槽工艺的情况下,从相应的本体区115开始,对于至少沿所述第二区182的垂直延伸的50%,总浓度偏差AND小于20%。
[0057]半导体切换器件500包括不可耗尽延伸区170、低充电边缘部分695和平滑垂直掺杂分布461中的至少两个。例如,在切换器件中,其中栅极构造330总共延伸超过有源区域610的20%,半导体器件500可以包括不可耗尽延伸区170以及低充电边缘部分695和在补偿结构180中的平滑垂直掺杂分布461中的至少一个。根据实施例,其中栅极构造总共覆盖有源区域610的少于10%,半导体器件500可以包括低充电边缘部分695和具有平滑垂直掺杂剂分布461的补偿结构180。
[0058]通过结合平滑垂直掺杂剂分布461、不可耗尽延伸区170和低充电边缘部分695中的至少两个,半导体器件500在反向阻断模式期间充电和放电过程之间的差异被减小,进而显著减小半导体器件500的切换损耗。
[0059]在半导体器件500的反向阻断模式中,切换损耗与存储在输出电容Coss中的能量Eoss成比例。在包含补偿结构的半导体器件中,补偿区在低反向电压处耗尽,因而呈现相对低的Coss和Eoss。换言之,低反向电压处的耗尽可以导致补偿结构180的不对称充电/放电行为,因而导致Coss的不对称行为。
[0060]该不对称是基于第一和第二区181、182(补偿区)在比其耗尽/放电要高的VDS下充电的事实。由于用于耗尽而施加的能量高于通过放电恢复的能量,耗尽和再充电导致能量损耗。通过结合平滑垂直掺杂剂分布461、不可耗尽延伸区170和低充电边缘部分695的上述部件中的至少两个,在耗尽电压VD印I之上,第一输出电荷梯度偏离第二输出电荷梯度小于5%,通过将VDS从OV增加至最大VDS而获取第一输出电荷梯度,通过将VDS从最大VDS减小至OV而获取第二输出电荷梯度。
[0061 ] 可以由漏极源极电压VDS限定耗尽电压VDepl,在VDS处第一输出电荷梯度的曲率具有局部最大值,或者其中第一输出电荷梯度的第二导数(derivat1n)具有局部最小值。在多于一个局部最小值的情况下,由被分配至最低VDS的局部最小值限定耗尽电压VDepl。耗尽电压VD印I表示VDS,直到该电压第一输出电荷梯度由补偿结构180的耗尽过程来主
B
寸ο
[0062]图1B示出了在半导体器件500被关断并且没有晶体管沟道形成在晶体管单元TC中的情况下作为漏极源极电压VDS的函数的输出电荷Qoss。第一输出电荷梯度410描述在VDS从OV增加至最大电压VDSmax时的输出电荷Qoss,其可以是在相应半导体器件的数据表中说明的漏极源极截止电压V(BR)DSSd^^n,400V或600V。第二输出电荷梯度420通过将VDS从VDSmax降低至OV来获取。第一输出电荷梯度410包括最大曲率的点401,其中第一输出电荷梯度410的第二导数具有局部最小值。点401被分配至耗尽电压VDepl。在第二导数包含多于一个局部最小值的情况下,耗尽电压VDepl由候选点中的分配至最低VDS的点定义。
[0063]当VDS从OV增加至更高的值时,第一输出电荷梯度部411表示Qoss的强增加,表示补偿结构的持续耗尽。在VDS = VDepl处,补偿结构的有效部分全部耗尽。
[0064]在第二输出梯度部412中,在VDS = VDepl之上,Qoss仅在相对低比率处增加。当VDS减小时,Qoss跟随第二输出电荷梯度420,其中电荷逐渐存储回补偿结构中。再存储电荷发生在低于其耗尽的电压处。
[0065]第一和第二输出电荷梯度410、420表示基于Qoss的Eoss的损失导致无源能量损耗Epassive。Epassive变得有趣,其中半导体切换器件在低VDS处开启或关断,从而在例如共振切换模式电源中降低切换损耗。Epassive损耗加入至导通状态损耗。Epassive还包括欧姆损耗,该欧姆损耗由在补偿结构耗尽时的电荷载子流导致。该欧姆损耗加大了图1B所示的迟滞效应。
[0066]栅极构造的垂直突起中和边缘区域690中的补偿结构180的部分导致Epassive。从栅极构造的垂直突起中和边缘区域690中的补偿结构180的部分放电的空穴首先在第二区182中的垂直方向上移动,之后在第一表面101处沿水平方向移动,以便到达图1的第一负载电极310的接触件。通过结合上述部件的至少两个,Epassive可以以第三部件不存在的负面影响不会隐藏两个应用的部件所实现的改进的方式而减小。
[0067]图1C绘制了在笛卡尔坐标系中VDS从OV增加到VDSmax的情况下输出电荷Qoss相对于VDS的情况,其纵坐标和横坐标分别具有对数标度。对于0〈VDS>VD印I的Qoss (VDS)特性430的第一线性近似431与对于高VDS值的Qoss (VDS)特性430的第二线性近似432在被分配至处于或邻近VDS = VDepl的电压处相交。
[0068]图1D示出了对于图1A的半导体器件500的第一 Qoss (VDS)特性441和对于参考实例的第二 Qoss (VDS)特性442。在VDS = VD印12处,对于参考实例,对于第二 Qoss (VDS)特性442的第一输出电荷梯度410之间的差偏离第二 Qoss (VDS)特性442的第二输出电荷梯度420小于5%,通过将VDS从OV增加至VDSmax而获取第一输出电荷梯度,通过将VDS从VDSmax减小至OV而获取第二输出电荷梯度。关于第一 Qoss (VDS)特性441,在耗尽电压VDepll之上,第一输出电荷梯度410偏离第二输出电荷梯度420小于5%,通过将VDS从OV增加至VDSmax而获取第一输出电荷梯度,通过将VDS从VDSmax减小至OV而获取第二输出电荷梯度。
[0069]图1E示出了使用示图曲线Eoss(VDS)特性451、452的实施例的效果。Eoss特性451表示参照器件并且示出Epassive作为通过增加VDS获取的第一 Eoss曲线460与通过减小VDS获取的相应的第二 Eoss曲线470之间的差。根据实施例的半导体器件的Eoss特性452呈现出能量差Epassive2,其显著小于参考实例的Epassivel。
[0070]在图2A的半导体器件中,补偿结构180较深地延伸进入边缘区域690。在半导体本体100中,不可耗尽延伸层170形成在栅极构造330的垂直突起中,邻接或邻近第一表面101。补偿结构180的ρ型第二区182的垂直掺杂剂分布被平滑,使得局部最大值超过邻近的局部最小值不大于如图2B中所示相应局部最小值的值的20%。
[0071]图2B示出了图2A的半导体器件500中的补偿结构180的第二区182中的平滑垂直掺杂剂分布461的实施例。平滑垂直掺杂剂分布461包括局部最大值mx和局部最小值mn。局部最大值mx和邻接的局部最小值mn之间的局部掺杂剂浓度偏差A ND分别为所述局部最小值mn的值的至多20%。不平滑的垂直掺杂剂分布462在参考实例中。
[0072]当在图2A的半导体器件500的截止状态时,半导体器件500的漏极和源极之间施加的反向阻断电压增加,从邻接的第一和第二区181、182之间的pn结开始,耗尽区延伸。补偿结构180的垂直部具有最低净掺杂剂浓度,可以在具有更高掺杂剂浓度的垂直部完全耗尽之前完全耗尽。来自由全部耗尽的中介垂直部与第一负载电极310分离的相应第二区182的一部分的空穴通过超越由跨耗尽的垂直部的电场产生的潜在阈值而穿过相应的耗尽的垂直部。电场中的电荷载子流导致非容性损耗,产生Epassive。通过平滑垂直掺杂剂分布,更少的空穴在到第一负载电极110的道路上穿过第二区182的完全耗尽的垂直部。此夕卜,通过不可耗尽延伸区170,平滑的垂直掺杂剂分布实现低Qoss迟滞和低Epassive。
[0073]垂直掺杂剂分布461、462涉及包含多个结合的外延/注入步骤的制造工艺。相反地,笔直的垂直掺杂剂分布463涉及具有由沟槽蚀刻工艺产生的补偿结构180的半导体器件。从本体区115和第二区182之间的界面开始,超过第二本体区182的垂直延伸的至少50%之上的最大掺杂剂浓度偏离小于20%。
[0074]图2C涉及第一区的垂直掺杂剂分布包括局部最小值之间的局部最大值的实施例。在比第一邻近局部最小值到所述漏极层的更大距离处,两个第一邻近局部最小值之间的第一距离偏离两个邻近局部最小值之间的第二距离。在图2C的半导体器件500中,第一和第二区181和182的子部分的垂直延伸更大,或到第一表面101的距离更远。根据其他实施例,在到第一表面101的较下部的距离处,第一和第二区181和182的子部分的垂直延伸更大。通过改变子部分之间的距离以及相应外延子层的厚度,掺杂剂分布可以进一步平滑。
[0075]图3的半导体器件500将平滑的垂直掺杂剂分布461与低充电边缘部分695进行结合。从低电荷边缘部分695,与低充电边缘部分695外部的边缘区域690的部分中相比,用增加的反向阻断电压移除每容量单元更少的电荷载子。根据所示实施例,低充电边缘部分695缺乏第一和第二区181、182,因而减少了 Epassive。
[0076]图4A至图4D中,在有源区域610中,单元构造199包括源极区、本体区和栅极结构,其可以是平坦的栅极结构或晶体管单元TC的沟槽栅极结构。关于有源区域610以及负载电极的进一步细节,可参照图1A、图2A和图3的描述。
[0077]根据图4A的实施例,低充电边缘部695包括边缘区域690的外部中的固有部分696。补偿结构180可以从有源区域610延伸进入固有部分696和有源区域610之间的边缘区域690的部分中。ρ型连接层697可以直接邻接第一表面101的侧面处的固有部分696,并且可以连接第二区182与晶体管单元TC的本体区。边缘区域690可以进一步包括η型垂直场停止件699和η型结终端延伸698。
[0078]图4Β中,半导体器件500的半导体本体100包括具有重叠区691的低充电边缘部分695,其中在重叠区691中,两个互补注入部彼此重合,使得其电荷彼此补偿,而无需应用反向阻断电压。在反向阻断模式中,仅少量电荷从低充电边缘部分695耗尽。ρ型连接层697可以在朝向第一表面的一侧直接邻接重叠区691,并且可以将其与晶体管单元TC的本体区连接起来。补偿结构180可以包括或不包括形成在低充电边缘部分和有源区域610之间的边缘区域690中的部分。
[0079]图4C涉及包括从第一表面101延伸进入半导体本体100的绝缘体结构692的低充电边缘部分695的实施例。绝缘体结构692可以是由介电材料形成的固体结构。根据所示实施例,绝缘体结构692包括垫衬(lining)半导体本体100中的沟槽的侧壁的介电层692a以及剩余沟槽部分中的空隙692b。绝缘体结构692消耗边缘区域690的容量的一部分,使得在反向阻断模式中相比于不具有绝缘体结构692的情况下从边缘区域690耗尽更少的电荷载子。
[0080]图4D中,边缘绝缘体结构693沿半导体本体100的侧向表面103延伸。边缘绝缘体结构693可以包括基于多聚物(例如聚酰亚胺)的电介质。在反向阻断模式中,电场设置为垂直方向。当施加反向阻断电压时,边缘区域690的半导体容量很小,并且很少的电荷载子被移除。
[0081]图5中,半导体器件500结合包含绝缘体结构692的低充电边缘部分695和栅极构造330的垂直突起中的不可耗尽延伸区170。栅极构造330 (其可包括栅极焊盘、栅极指状件、以及栅极浇道中的至少一个)可以延伸超过第一表面101的至少10%,例如20%或35%。
[0082]图6A涉及切换模式的电源701,其中前述实施例的半导体器件500中的一个用作切换器件711。栅极驱动器电路720在输出端Gout生成栅极信号。栅极信号提供至切换器件711的栅极端G。切换器件711控制从电感元件LI (例如变压器绕组)的第一电压和第一频率Π处的源极接收的存储能量,并且在第二频率f2和/或第二电压电平V2将存储的能量释放至负载L2,其中fl和/或f2可以是0Hz。栅极信号可以是特定频率的方波型号,其可以持续适应负载状态。
[0083]切换模式电源701可以是硬切换类型。根据另一实施例,切换模式电源可以是共振类型,其中切换器件711仅在跨切换器件711的负载端D、S的电压处于或接近OV时切换。切换模式电源701可以是例如降压变换器和升压变换器类型。根据实施例,切换模式电源可以是DC/DC变换器。
[0084]图6B至图6C涉及电子电路702,包括基于两个半导体切换器件711、712的一个或多个半桥电路710,其负载电流路径串联连接在Vdd和Gnd之间。半导体切换器件711、712可以是IGFET。半导体切换器件711、712中的至少一个可以是或可以包括之前附图的半导体器件500中的一个。半桥电路710或整个电子电路702可以集成在功率模块中。
[0085]电子电路702可以包括栅极驱动电路720,用于生成并驱动第一驱动器端Gout I处的第一栅极信号和第二驱动器端Gout2处的第二栅极信号。第一和第二驱动器端Goutl、Gout2电耦合或连接至半导体切换器件711、712的栅极端G。栅极驱动器电路720控制栅极信号,使得在常规切换周期期间第一和第二切换器件711、712交替处于导通状态。在去饱和周期期间,在将切换器件711、712中的一个切换进入导通状态之前,栅极驱动器720可以应用去饱和脉冲。
[0086]在图6B中,切换器件711、712是n_IGFET,其中第一切换器件711的源极端S和第二切换器件712的漏极端D电连接至切换端Sw0
[0087]在图6C中,第一切换器件711是p-1GFET,而第二切换器件712是n-1GFET。
[0088]尽管本文中已经说明并描述了特定实施例,本领域技术人员应理解,在不背离本发明范围的前提下,备选和/或等效实施方式的变形可以替换为所示和所述的特定实施例。本申请旨在覆盖本文讨论的特定实施例的任何适应或改变。因此,本发明旨在由所附权利要求书及其等效替代物所限定。
【主权项】
1.一种半导体器件,包括: 半导体本体,包括晶体管单元和位于漏极层和所述晶体管单元之间的漂移区,所述漂移区包括补偿结构;其中 在耗尽电压之上,第一输出电荷梯度偏离第二输出电荷梯度小于5%,通过将漏极源极电压从所述耗尽电压增加至最大漏极源极电压而获取所述第一输出电荷梯度,通过将所述漏极源极电压从所述最大漏极源极电压减小至所述耗尽电压而获取所述第二输出电荷梯度,以及 在所述耗尽电压处,所述第一输出电荷梯度呈现最大曲率。2.根据权利要求1所述的半导体器件,其中 在所述耗尽电压处,所述第一输出电荷梯度的第二偏离具有局部最小值。3.根据权利要求1所述的半导体器件,其中 在双对数笛卡尔系统中,低于所述耗尽电压的用于漏极源极电压的所述第一输出电荷梯度的第一部的第一线性近似与高于所述耗尽电压的用于漏极源极电压的所述第一输出电荷梯度的第二部的第二线性近似相交。4.根据权利要求3所述的半导体器件,其中 所述第一线性近似是所述第一部上的正切,以及所述第二线性近似是所述第二部上的正切。5.根据权利要求1所述的半导体器件,其中 在所述漏极源极电压从OV增加至所述耗尽电压之后,所述补偿结构的总容量的至少90%被耗尽。6.根据权利要求1所述的半导体器件,其中 所述半导体器件的区域通态电阻小于1.5欧姆*_2,以及击穿电压大于600V。7.根据权利要求1所述的半导体器件,其中 所述补偿结构包括第一导电类型的第一区和相反的第二导电类型的第二区,所述第一区和所述第二区沿与垂直方向正交的水平方向交替布置,所述垂直方向由所述晶体管单元中的一个单元与所述漏极层之间的直接连接线限定。8.根据权利要求7所述的半导体器件,其中 所述第一区的垂直掺杂剂分布包括局部最小值之间的局部最大值,以及所述局部最大值超过邻近局部最小值不到20%。9.根据权利要求7所述的半导体器件,其中 所述第一区的垂直掺杂剂分布包括局部最小值之间的局部最大值,以及在比第一邻近局部最小值到所述漏极层的更大距离处,两个所述第一邻近局部最小值之间的第一距离偏离两个第二邻近局部最小值之间的距离。10.根据权利要求7所述的半导体器件,其中 所述晶体管单元被布置在所述半导体本体的有源区域中,以及所述有源区域与所述半导体本体的侧向表面之间的边缘区域缺乏晶体管单元。11.根据权利要求10所述的半导体器件,进一步包括: 层间介电结构,邻接所述半导体本体的第一表面并且在所述边缘区域中将栅极构造与所述半导体本体分离;以及 不可耗尽延伸区,位于所述栅极构造的至少一部分的垂直突起中的所述半导体本体中,其中所述不可耗尽延伸区是所述晶体管单元的本体区的导电类型并且电连接至所述本体区中的一个区。12.根据权利要求11所述的半导体器件,其中 所述不可耗尽延伸区延伸超过所述栅极构造的垂直突起的至少40%。13.根据权利要求11所述的半导体器件,其中 所述不可耗尽延伸区电连接至负载电极。14.根据权利要求11所述的半导体器件,其中 在所述不可耗尽延伸区中,有效掺杂剂量大于2.5E12cm2015.根据权利要求11所述的半导体器件,进一步包括: 所述本体区的导电类型的可耗尽延伸区,直接邻接所述不可耗尽延伸区,并且布置在所述不可耗尽延伸区与所述侧向表面之间。16.根据权利要求15所述的半导体器件,其中 所述可耗尽延伸区包括至多2.0E12cm2的有效掺杂剂量。17.根据权利要求10所述的半导体器件,其中 所述边缘区域总共包括的每容量单位的第一区和第二区少于所述有源区域,或者缺乏所述第一区和所述第二区。18.根据权利要求10所述的半导体器件,其中 所述边缘区域包括以下中的至少一个:固有部分;绝缘沟槽;或重叠的第一区和第二区的对。19.一种切换模式电源,包括功率半导体器件,所述功率半导体器件包括: 半导体本体,包括晶体管单元和位于漏极层和所述晶体管单元之间的漂移区,所述漂移区包括补偿结构,其中: 在耗尽电压之上,第一输出电荷梯度偏离第二输出电荷梯度小于5%,通过将漏极源极电压从所述耗尽电压增加至最大漏极源极电压而获取所述第一输出电荷梯度,通过将所述漏极源极电压从所述最大漏极源极电压减小至所述耗尽电压而获取所述第二输出电荷梯度;以及 在所述耗尽电压处,所述第一输出电荷梯度呈现最大曲率。
【文档编号】H01L29/78GK105895692SQ201510246933
【公开日】2016年8月24日
【申请日】2015年5月14日
【发明人】A·威尔梅洛斯, F·希尔勒, B·费舍尔, J·韦耶斯
【申请人】英飞凌科技奥地利有限公司
再多了解一些
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1