高电子迁移率晶体管器件及其制造方法
【专利摘要】本发明公开了一种高电子迁移率晶体管器件及其制造方法，所述高电子迁移率晶体管器件包括：衬底；位于所述衬底上的缓冲层；位于所述缓冲层上的沟道层，所述沟道层提供载流子运动的沟道；位于所述沟道层上的势垒层，所述势垒层向沟道层中供应载流子并阻挡沟道层中的载流子流向势垒层；位于所述势垒层上的源极、漏极和栅极，所述栅极位于源极和漏极之间；所述栅极下方沟道层内的载流子浓度沿栅宽方向为非固定值，且为非单调变化。本发明使用沟槽刻蚀技术或离子注入技术，控制栅极下方沟道层内载流子浓度按照需求变化，实现转移跨导曲线的平坦化，从而达到改善高电子迁移率晶体管器件线性度的目的。
【专利说明】
高电子迁移率晶体管器件及其制造方法
技术领域
[0001]本发明涉及半导体技术领域，特别是涉及一种高电子迀移率晶体管器件及其制造方法。
【背景技术】
[0002]高电子迀移率晶体管由于具有禁带宽度大、电子饱和漂移速度高、击穿场强高、导热性能好等优点，已经成为目前的研究热点。在无线通信领域，使用高电子迀移率晶体管制作的功放可以输出更高的功率、达到更高的效率，从而提高通信范围、降低能耗。
[0003]在高输出功率时，高电子迀移率晶体管的传输函数变为非线性，输出功率不再随着输入功率的增大而增大，使得通信系统中出现交调失真。这主要是由于高电子迀移率晶体管电流和电压的截断，以及高电子迀移率晶体管转移跨导和结电容随着输入功率的变化而变化。产生信号失真问题是因为功放器件线性度差，大功率输出时增益更容易压缩。
[0004]对于宽带功放，由线性度差引起的交调失真是一件很严重的问题。消除交调失真最简单和最通用的方法是让功率放大器工作在远小于PldB(增益压缩IdB时对应的功率)的状态，这种方法的代价是牺牲PAE(Power Added Efficiency，功率附加效率)。
[0005]现代无线通信系统中使用的基站发射机对HPA的线性度和效率提出了严格的需求，在系统级应用中，有很多方法可改善线性度和效率。功率放大器的高线性特性可以通过以下几个方式获得:使用高线性度器件、使用预失真技术或消除技术、优化输入和输出匹配等。
[0006]提高器件线性度的方法可分为双载流子沟道、渐变掺杂载流子供应层等几种，其目的都是使高电子迀移率晶体管转移跨导曲线变平缓。在现有技术中，高电子迀移率晶体管的器件结构如图1A-1C所示，包括衬底5、位于衬底上的半导体层8和位于半导体层8上的源极6、漏极I和栅极7。衬底5上的半导体层8包括沟道层3、势皇层2、缓冲层3。沿栅宽方向(G-G’方向)，沟道层3中的载流子浓度如图2所示，为固定值，高电子迀移率器件的转移跨导曲线如图3所示，转移跨导达到峰值后立即下降。
[0007]通常，转移跨导曲线平坦的高电子迀移率晶体管的线性度比线性转移跨导的高电子迀移率晶体管的线性度要好。
[0008]目前，一种提高晶体管线性度的方法为:控制栅极下方沿栅宽方向沟道层内载流子浓度单调变化(单调递增或单调递减)，实现转移跨导曲线的平坦化，从而达到改善晶体管器件线性度的目的。但是对于单指栅宽大于或等于ΙΟΟμπι的晶体管，如果沿栅宽方向载流子浓度单调变化，那么晶体管工作时，沿栅宽方向的边缘处沟道承受的电流最大，其温度最高，热量不易散发，导致晶体管更易失效。
[0009]鉴于上述技术问题，有必要提供一种高线性度、高可靠性的高电子迀移率晶体管器件及其制造方法。
【发明内容】
[0010]基于转移跨导曲线平坦化的想法，本发明的目的在于提供一种高电子迀移率晶体管器件及其制造方法，通过改变栅极下沟道层中载流子浓度的变化使得转移跨导曲线平坦化，达到提高器件线性度和可靠性的目的。
[0011 ]为了实现上述目的，本发明实施方式提供的技术方案如下:
[0012]—种高电子迀移率晶体管器件，所述高电子迀移率晶体管器件包括:
[0013]衬底；
[0014]位于所述衬底上的缓冲层；
[0015]位于所述缓冲层上的沟道层，所述沟道层提供载流子运动的沟道；
[0016]位于所述沟道层上的势皇层，所述势皇层向沟道层中供应载流子并阻挡沟道层中的载流子流向势皇层；
[0017]位于所述势皇层上的源极、漏极和栅极，所述栅极位于源极和漏极之间；
[0018]所述栅极下方沟道层内的载流子浓度沿栅宽方向为非固定值，且为非单调变化。
[0019]作为本发明的进一步改进，所述高电子迀移率晶体管器件为多栅指结构，且单个栅指宽度大于或等于ΙΟΟμπι。
[0020]作为本发明的进一步改进，所述栅极下方沟道层内的载流子浓度沿栅宽方向为周期性变化。
[0021]作为本发明的进一步改进，所述栅极下方沟道层内沿栅宽方向注入有剂量不同的离子。
[0022]作为本发明的进一步改进，所述栅极下方的势皇层上沿栅宽方向形成有深度不同的沟槽。
[0023]作为本发明的进一步改进，所述的势皇层上含有GaN盖帽层。
[0024]作为本发明的进一步改进，所述沟道层为非掺杂、η型掺杂或η型局部掺杂。
[0025]相应地，一种高电子迀移率晶体管器件的制造方法，所述制造方法包括:
[0026]S1、提供一衬底；
[0027]S2、在所述衬底上形成缓冲层；
[0028]S3、在所述缓冲层上形成沟道层；
[0029]S4、在所述沟道层上形成势皇层；
[0030]S5、在所述势皇层上形成源极和漏极；
[0031]S6、在所述势皇层上曝光栅极区域，并改变栅极区域内的载流子浓度为非固定值，且为非单调变化；
[0032]S7、在所述栅极区域上形成栅极。
[0033]作为本发明的进一步改进，所述步骤S6具体为:
[0034]在势皇层上形成光刻胶层；
[0035]使用具有疏密点阵的掩膜版对势皇层上的光刻胶层进行光刻并显影，然后进行刻蚀，得到不同刻蚀深度的势皇层。
[0036]作为本发明的进一步改进，所述步骤S6具体为:
[0037]在势皇层上形成光刻胶层；
[0038]使用具有疏密点阵的掩膜版对势皇层上的光刻胶层进行光刻并显影，然后进行离子注入，得到不同离子注入剂量的势皇层。
[0039]本发明的有益效果是:
[0040]使用沟槽刻蚀技术或离子注入技术，控制栅极下方沟道层内载流子浓度按照需求变化，实现转移跨导曲线的平坦化，从而达到改善高电子迀移率晶体管器件线性度的目的；
[0041]相比沿栅宽方向沟道层内载流子浓度单调变化(单调递增或单调递减)的晶体管，沿栅宽方向沟道层内载流子浓度非单调变化的晶体管可靠性更高；
[0042]高线性度的高电子迀移率晶体管可改善功放管的交调失真，适合运用到通信系统中。
【附图说明】
[0043]为了更清楚地说明本发明实施方式或现有技术中的技术方案，下面将对实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0044]图1A为现有技术中高电子迀移率晶体管器件的主视结构示意图。
[0045]图1B为现有技术中高电子迀移率晶体管器件在G-G’截面处的左视结构示意图。
[0046]图1C为现有技术中高电子迀移率晶体管器件的俯视结构示意图。
[0047]图2为现有技术中高电子迀移率晶体管器件沿G-G’方向载流子浓度的变化图。
[0048]图3为现有技术中高电子迀移率晶体管器件的转移跨导曲线示意图。
[0049]图4A-4G为本发明第一实施方式中高电子迀移率晶体管器件制造方法的具体步骤示意图，其中，图4G为本发明第一实施方式中高电子迀移率晶体管器件的主视结构示意图。
[0050]图5为本发明第一实施方式的高电子迀移率晶体管器件沿G-G’方向载流子浓度的变化图。
[0051]图6为本发明第一实施方式的高电子迀移率晶体管器件的转移跨导曲线示意图。
[0052]图7A-7E为本发明第二实施方式中高电子迀移率晶体管器件制造方法的具体步骤示意图，其中，图7E为本发明第二实施方式中高电子迀移率晶体管器件的主视结构示意图。
[0053]图8为本发明第二实施方式的高电子迀移率晶体管器件沿G-G，方向载流子浓度的变化图。
[0054]图9为本发明第二实施方式的高电子迀移率晶体管器件的转移跨导曲线示意图。
【具体实施方式】
[0055]以下将结合附图所示的【具体实施方式】对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所作出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
[0056]此外，在不同的实施方式中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施方式或结构之间具有任何关联性。
[0057]正如【背景技术】中所言，提高高电子迀移率晶体管的线性度，需要提高转移跨导曲线的平坦度。然而现有技术中，晶体管沿栅宽方向载流子浓度单调变化，那么晶体管工作时，沿栅宽方向的边缘处沟道承受的电流最大，其温度最高，导致晶体管更易失效。
[0058]因此，本发明在解决上述线性跨导导致的功放管线性度变差的问题同时，提出了一种高可靠性的高电子迀移率晶体管器件和制造方法。通过挖槽或离子注入技术，控制栅极下方范围内的载流子浓度，从而使跨导曲线变平坦，高电子迀移率晶体管器件可等效为多个不同阈值电压晶体管器件的并联，达到提高线性度的目的。控制栅极下方范围内的载流子浓度非单调变化，达到更易散热的目的，实现高可靠性。
[0059]本发明公开了一种高电子迀移率晶体管器件，高电子迀移率晶体管器件包括:
[0060]衬底；
[0061]位于衬底上的缓冲层；
[0062]位于缓冲层上的沟道层，沟道层提供载流子运动的沟道；
[0063]位于沟道层上的势皇层，势皇层向沟道层中供应载流子并阻挡沟道层中的载流子流向势皇层；
[0064]位于势皇层上的源极、漏极和栅极，栅极位于源极和漏极之间；
[0065]栅极下方沟道层内的载流子浓度沿栅宽方向为非固定值，且为非单调变化。
[0066]本发明还公开了一种高电子迀移率晶体管器件的制造方法，制造方法包括:
[0067]S1、提供一衬底；
[0068]S2、在衬底上形成缓冲层；
[0069]S3、在缓冲层上形成沟道层；
[0070]S4、在沟道层上形成势皇层；
[0071]S5、在势皇层上形成源极和漏极；
[0072]S6、在势皇层上曝光栅极区域，并改变栅极区域内的载流子浓度为非固定值，且为非单调变化；
[0073]S7、在栅极区域上形成栅极。
[0074]下面，将通过【具体实施方式】，对本发明的技术方案做详细介绍。
[0075]第一实施方式:
[0076]参图4G所示，本发明第一实施方式中的高电子迀移率晶体管器件包括衬底5、在衬底上形成的半导体层8，以及在半导体层8上形成的源极6、漏极I和栅极7。
[0077]其中，衬底5可以为为蓝宝石、碳化硅、硅、铌酸锂、绝缘衬底硅、氮化镓或氮化铝中的一种或多种。
[0078]半导体层8从衬底5方向依次包括:
[0079]缓冲层4:即起到粘合接下来需要生长的半导体材料层的作用，又可以保护衬底5不被一些金属离子侵入。在本实施方式中，该缓冲层4为铝含量可控的氮化镓层(Al)GaN;
[0080]沟道层3:该沟道层3和位于上方的势皇层2—起形成异质结结构，该沟道层3提供载流子运动的沟道。在本实施方式中，沟道层3为非故意掺杂的GaN;
[0081]势皇层2:势皇层2起到势皇的作用，阻挡沟道层3中的载流子流向势皇层2。在本实施方式中，势皇层2为非故意掺杂的AlGaN。
[0082]通常，沟道层3的禁带宽度小于势皇层2的禁带宽度，在势皇层2和沟道层3的界面产生能带弯折，在界面处形成只能二维移动的载流子层，即二维电子气。
[0083]进一步地，在其他实施方式中，势皇层2上还可形成有GaN盖帽层。
[0084]进一步地，在其他实施方式中，沟道层3可为非掺杂、η型掺杂或η型局部掺杂的GaN、AlxGai—xN、InxAl1-XN 或 AlN 中的一种或多种;势皇层 2 可为 AlxGai—xN、InxAlpxN 或 AlN 中的一种或多种。
[0085]在势皇层2之上为源极6和漏极I，源极6和漏极I与势皇层2形成金属半导体接触，该金属半导体接触的材质可以为金属N1、T1、Al、Au等金属中的一种或多种的组合;源极6和漏极I之间的势皇层2之上为栅极7，栅极7与势皇层2形成另一金属半导体接触。在本实施方式中，源极6和漏极I的金属半导体接触为欧姆接触，栅极7的金属半导体接触为肖特基接触。
[0086]本实施方式中，沿栅宽方向(即图4D中的G-G’方向)，沟道层3内的载流子浓度为非固定值，且为非单调变化。由于载流子浓度不固定，且为非单调变化，高电子迀移率晶体管器件可等效为多个不同阈值电压晶体管器件的并联，其跨导曲线因此变得平坦，且更利于散热，从而达到提高器件线性度、提高可靠性的目的。
[0087]参图4A至4G所示为本发明第一实施方式中的高电子迀移率晶体管器件制造方法的具体步骤示意图。该制造方法包括如下步骤:
[0088]Sll:首先，如图4A所示，在衬底5上先后形成缓冲层4、沟道层3、势皇层2，从而形成半导体层8。
[0089]其中，衬底5可以为蓝宝石、碳化硅、硅、铌酸锂、绝缘衬底硅、氮化镓或氮化铝中的一种或多种；
[0090]缓冲层4:即起到粘合接下来需要生长的半导体材料层的作用，又可以保护衬底5不被一些金属离子侵入。在本实施方式中，该缓冲层4为铝含量可控的氮化镓层(Al)GaN;[0091 ]沟道层3:该沟道层3和位于上方的势皇层2—起形成异质结结构，该沟道层3提供载流子运动的沟道。在本实施方式中，沟道层3为非故意掺杂的GaN;
[0092]势皇层2:势皇层2起到势皇的作用，阻挡沟道层3中的载流子流向势皇层2。在本实施方式中，势皇层2为非故意掺杂的AlGaN。
[0093]通常，沟道层3的禁带宽度小于势皇层2的禁带宽度，在势皇层2和沟道层3的界面产生能带弯折，在界面处形成只能二维移动的载流子层，即二维电子气。
[0094]S12:如图4B所示，在势皇层2上形成源极6和漏极I。
[0095]源极6和漏极I的制作包括淀积多层金属，最常见的情况为Ti/Al/Ni/Au(自底向上)，在4层金属淀积后需要快速热退火(RTA)工艺形成欧姆特性。RTA工艺的意义在于，一方面在金属半导体界面形成低电阻氮化物，另一方面使得金属间相互扩散，发生固相界面反应形成一系列低电阻、低功函数且热稳定的金属间合金。
[0096]S13:如图4C所示，在晶圆表面涂抹光刻胶9用于下一步工艺。
[0097]S14:如图4D所示，非均匀曝光栅极区域10。
[0098]使用光刻胶做光刻工艺，使用特殊设计的掩膜版对栅极区域10进行光刻，此掩膜版通过调整遮光点阵的疏密程度，形成栅极区域10非均匀曝光设计，显影后形成厚度非均匀变化的光刻胶层。
[0099]S15:如图4E所示，在栅极区域10进行沟槽刻蚀。
[0100]在该步骤中，刻蚀工艺可采用湿法刻蚀或者干法刻蚀，刻蚀深度可控，根据设计刻蚀深度控制刻蚀工艺时间。由于不同曝光区域光刻胶残余量不同，因此刻蚀势皇层2的刻蚀速率也就不同，如此一来，可以形成不同刻蚀深度的区域，相应的，其下方沟道层中的载流子浓度也就非固定值，而是随刻蚀深度的变化而变化。
[0101]通过优化光刻胶9和势皇层2的刻蚀选择比(如1:1)，在势皇层2上形成符合要求的沟槽，如图4E所示。
[0102]S16:如图4F所示，最后在栅极区域10淀积栅极金属，形成栅极7。
[0103]淀积金属的方法主要有真空蒸发，磁控溅射等。Ni/Au金属体系是目前高电子迀移率晶体管器件肖特基栅最常用的金属。
[0104]优选地，本实施方式中的栅极金属层为T型栅极。
[0105]针对本实施方式所形成的高电子迀移率晶体管器件，其沿G-G’方向载流子浓度分布如图5所示，载流子浓度的变化与势皇层2的刻蚀深度变化有关。通过优化势皇层2刻蚀深度的变化，可达到所需的载流子浓度变化。
[0106]本实施方式中高电子迀移率晶体管器件为多栅指结构，且单个栅指宽度大于或等于ΙΟΟμπι。对于栅宽大于或等于ΙΟΟμπι的器件，如果沿栅宽方向载流子浓度单调变化(单调递增或单调递减)，那么器件工作时，沿栅宽方向边缘处沟道承受的电流最大，温度最高，器件更易失效。为解决上述问题，本实施方式中沿栅宽方向沟槽的刻蚀深度为周期性变化，相应的栅极下方沟道层内的载流子浓度沿栅宽方向为周期性变化，这样的分布使得沿栅宽方向电流分布分散，更易散热，器件可靠性更高。
[0107]针对本实施方式中的高电子迀移率晶体管器件，其转移跨导的仿真结果如图6所示，与图3相比，可见转移跨导相比现有技术变得平坦。
[0108]第二实施方式:
[0109]参图7Ε所示，在本发明的第二实施方式中的高电子迀移率晶体管器件包括同样包括:
[0110]衬底5;
[0111]位于衬底上的缓冲层4;
[0112]位于缓冲层上的沟道层3;
[0113]位于沟道层上的势皇层2;
[0114]位于势皇层上的源极6、漏极I和栅极7，栅极7位于源极6和漏极I之间。
[0115]与第一实施方式不同的是，本实施方式中势皇层2上不存在沿栅宽方向周期性变化的沟槽(参图4Ε所示)，而是在势皇层上的栅极区域通过离子注入，使得离子注入剂量沿栅宽方向周期性变化(参图7D所示)。
[0116]如图7Α至7Ε所示，本实施方式中的制造方法包括如下步骤:
[0117]S21:首先，如图7Α所示，在衬底5上先后形成缓冲层4、沟道层3、势皇层2，从而形成半导体层8。
[0118]S22:如图7Β所示，在势皇层2上形成源极6和漏极I。
[0119]S23:如图7C所示，在晶圆表面涂抹光刻胶用于下一步工艺。
[0120]S24:如图7D所示，非均匀曝光栅极区域10。
[0121]S21?S24的制造方法与第一实施方式中Sll?S14的制造方法相同，在此就不在赘述。
[0122]S25:如图7Ε所示，离子注入栅极区域I O。
[0123]在本实施方式中，使用氟离子等进行离子注入工艺。氟离子具有很强的电负性，可耗尽部分沟道层3内的载流子，改变高电子迀移率器件的阈值电压。
[0124]S26:如图7F所示，在栅极区域10淀积金属，形成栅极7。该工艺步骤与实施方式一中S16相同，此处也不再进行赘述。
[0125]针对本实施方式所形成的高电子迀移率晶体管器件，其沿G-G’方向载流子浓度分布如图8所示，载流子浓度的变化与离子注入剂量有关。通过优化离子注入剂量的变化，可达到所需的载流子浓度变化。
[0126]针对本实施方式中的高电子迀移率晶体管器件，其转移跨导的仿真结果如图9所示，与图3相比，可见转移跨导相比现有技术变得平坦。
[0127]本实施方式中高电子迀移率晶体管器件为多栅指结构，且单个栅指宽度大于或等于ΙΟΟμπι。对于栅宽大于或等于ΙΟΟμπι的器件，如果沿栅宽方向载流子浓度单调变化(单调递增或单调递减)，那么器件工作时，沿栅宽方向边缘处沟道承受的电流最大，温度最高，器件更易失效。为解决上述问题，本实施方式中沿栅宽方向离子注入浓度为周期性变化，相应的栅极下方沟道层内的载流子浓度沿栅宽方向为周期性变化，这样的分布使得沿栅宽方向电流分布分散，更易散热，器件可靠性更高。
[0128]由以上技术方案可以看出，与现有技术相比，本发明具有以下有益效果:
[0129]使用沟槽刻蚀技术或离子注入技术，控制栅极下方沟道层内载流子浓度按照需求变化，实现转移跨导曲线的平坦化，从而达到改善高电子迀移率晶体管器件线性度的目的；
[0130]相比沿栅宽方向沟道层内载流子浓度单调变化(单调递增或单调递减)的晶体管，沿栅宽方向沟道层内载流子浓度非单调变化的晶体管可靠性更高；
[0131]高线性度的高电子迀移率晶体管可改善功放管的交调失真，适合运用到通信系统中。
[0132]对于本领域技术人员而言，显然本发明不限于上述示范性实施方式的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施方式看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
[0133]此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
【主权项】
1.一种高电子迀移率晶体管器件，所述高电子迀移率晶体管器件包括: 衬底； 位于所述衬底上的缓冲层； 位于所述缓冲层上的沟道层，所述沟道层提供载流子运动的沟道； 位于所述沟道层上的势皇层，所述势皇层向沟道层中供应载流子并阻挡沟道层中的载流子流向势皇层； 位于所述势皇层上的源极、漏极和栅极，所述栅极位于源极和漏极之间； 其特征在于，所述栅极下方沟道层内的载流子浓度沿栅宽方向为非固定值，且为非单调变化。2.根据权利要求1所述的高电子迀移率晶体管器件，其特征在于，所述高电子迀移率晶体管器件为多栅指结构，且单个栅指宽度大于或等于ΙΟΟμπι。3.根据权利要求1所述的高电子迀移率晶体管器件，其特征在于，所述栅极下方沟道层内的载流子浓度沿栅宽方向为周期性变化。4.根据权利要求1所述的高电子迀移率晶体管器件，其特征在于，所述栅极下方沟道层内沿栅宽方向注入有剂量不同的离子。5.根据权利要求1所述的高电子迀移率晶体管器件，其特征在于，所述栅极下方的势皇层上沿栅宽方向形成有深度不同的沟槽。6.根据权利要求1所述的高电子迀移率晶体管器件，其特征在于，所述沟道层为非掺杂、η型掺杂或η型局部掺杂。7.—种高电子迀移率晶体管器件的制造方法，其特征在于，所述制造方法包括: 51、提供一衬底； 52、在所述衬底上形成缓冲层； 53、在所述缓冲层上形成沟道层； 54、在所述沟道层上形成势皇层； 55、在所述势皇层上形成源极和漏极； 56、在所述势皇层上曝光栅极区域，并改变栅极区域内的载流子浓度为非固定值，且为非单调变化； 57、在所述栅极区域上形成栅极。8.根据权利要求7所述的制造方法，其特征在于，所述步骤S6具体为: 在势皇层上形成光刻胶层； 使用具有疏密点阵的掩膜版对势皇层上的光刻胶层进行光刻并显影，然后进行刻蚀，得到不同刻蚀深度的势皇层。9.根据权利要求7所述的制造方法，其特征在于，所述步骤S6具体为: 在势皇层上形成光刻胶层； 使用具有疏密点阵的掩膜版对势皇层上的光刻胶层进行光刻并显影，然后进行离子注入，得到不同离子注入剂量的势皇层。
【文档编号】H01L21/335GK105895686SQ201610040764
【公开日】2016年8月24日
【申请日】2016年1月21日
【发明人】尹成功, 裴轶, 吴传佳
【申请人】苏州能讯高能半导体有限公司