超短沟道晶体管及其制造方法与流程

本发明总体上涉及纳米科技领域和半导体领域，更特别地，涉及一种具有超短沟道的晶体管及其制造方法，该晶体管可具有亚十纳米沟道长度。

背景技术：

英特尔创始人之一戈登·摩尔曾经对芯片行业的发展做出过预测：当价格不变时，集成电路上可容纳的元器件的数目，约每隔18-24个月便会增加一倍，性能也将提升一倍，这即是广为人知的“摩尔定律”。该预言自被提出以来，一直主导着芯片行业的发展趋势。而摩尔定律能够持续生效的根本前提就是器件能够持续小型化，即晶体管的沟道长度不断缩小。但是在过去的十年当中，传统硅基半导体器件的小型化进程逐渐接近其物理极限，一个最显著的阻碍因素就是短沟道效应，这也导致摩尔定律接近失效的边缘。

2004年石墨烯的发现带动了二维材料的研究热潮，越来越多的二维层状材料被人们发现并研究，例如黑磷、六方氮化硼和以二硫化钼为代表的过渡金属硫属化合物等等。2012年，美国普渡大学叶培德教授领导的科研团队研究了二硫化钼场效应晶体管沟道长度的按比例缩小，证实了二硫化钼场效应晶体管对短沟道效应的超强免疫力。但是限于曝光系统的精度，目前所报道的二硫化钼场效应晶体管中沟道长度最短的也有50纳米。

因此，寻找新的方法或材料来制造沟道长度更短，甚至短到10纳米以下的晶体管，对整个半导体行业显得意义重大。

技术实现要素：

基于传统的曝光技术，例如电子束曝光、紫外线曝光、深紫外曝光和极紫外曝光等，均难以实现亚十纳米的曝光精度。基于该认识，本发明人致力于寻找新的材料和蚀刻方法，来提高光刻精度。本发明人发现，石墨烯的晶界可以作为一种原子尺度的线缺陷，基于石墨烯各向异性刻蚀技术，通过控制氢等离子体的刻蚀过程，可以将晶界可控地展宽至几个纳米的尺度。若将这一块带有纳米级展宽晶界的石墨烯作为场效应晶体管的源漏电极对，那么该石墨烯展宽晶界的宽度就恰好是此晶体管的沟道长度，这样即可方便有效地制备出10纳米以下超短沟道晶体管。

本发明的一个方面提供一种晶体管，包括：衬底；石墨烯层，设置在所述衬底上，并且包括由间隙分隔开的第一部分和第二部分；半导体层，覆盖所述石墨烯层和所述间隙；源极电极，设置在所述半导体层的与所述石墨烯层的第一部分对应的部分上，并且延伸到所述衬底上，从而接触所述石墨烯层的第一部分的侧部；以及漏极电极，设置在所述半导体层的与所述石墨烯层的第二部分对应的部分上并且延伸到所述衬底上，从而接触所述石墨烯层的第二部分的侧部。所述源极电极和所述漏极电极均与所述间隙间隔开一定距离，例如0.5微米以上，可以在1微米左右。

在一实施例中，所述衬底是具有表面绝缘层的半导体衬底，所述石墨烯层设置在所述表面绝缘层上。

在一实施例中，所述衬底是绝缘衬底。所述晶体管还包括：栅极绝缘层，覆盖所述半导体层的与所述间隙对应的部分；以及栅极，设置在所述栅极绝缘层上，并且与所述源极电极和所述漏极电极间隔开。

在一实施例中，所述半导体层包括二硫化钼。

在一实施例中，所述间隙包括3至10nm的宽度。

在一实施例中，所述石墨烯层包括单层石墨烯。

本发明的另一方面提供一种制造晶体管的方法，包括：在衬底上提供石墨烯层；对该石墨烯层进行各向异性蚀刻以展宽该石墨烯层的晶界，形成一间隙；在所述石墨烯层上设置半导体层，所述半导体层覆盖所述间隙以及所述间隙两侧的所述石墨烯层；利用掩模蚀刻该半导体层和该石墨烯层，得到包括由所述间隙分隔开的第一部分和第二部分的石墨烯层、以及位于所述石墨烯层的第一部分和第二部分及所述间隙上的半导体层；以及形成源极电极和漏极电极，所述源极电极形成在所述半导体层的与所述石墨烯层的第一部分对应的部分上并且延伸到所述衬底上从而接触所述石墨烯层的第一部分的侧部，所述漏极电极形成在所述半导体层的与所述石墨烯层的第二部分对应的部分上并且延伸到所述衬底上从而接触所述石墨烯层的第二部分的侧部。所述源极电极和所述漏极电极均与所述间隙间隔开一定距离，例如0.5微米以上，可以在1微米左右。

在一实施例中，所述衬底是具有表面绝缘层的半导体衬底，所述石墨烯层设置在所述表面绝缘层上。

在一实施例中，所述衬底是绝缘衬底。所述方法还包括：形成覆盖所述半导体层的与所述间隙对应的部分的栅极绝缘层；以及在所述栅极绝缘层上形成栅极，所述栅极与所述源极电极和所述漏极电极间隔开。

在一实施例中，所述半导体层包括二硫化钼。所述设置半导体层的步骤包括将二硫化钼层转移到所述石墨烯层上，或者直接在所述石墨烯层上沉积二硫化钼层。

在一实施例中，在设置所述二硫化钼层之后，所述方法还包括执行退火以使得所述石墨烯层和所述二硫化钼层之间的接触更紧密。

在一实施例中，所述各向异性蚀刻包括氢等离子体蚀刻。

在一实施例中，所述间隙包括3至10nm的宽度。

在一实施例中，所述石墨烯层包括单层石墨烯。

本发明的上述以及其他特征和优点将从下面结合附图对示例实施例的描述变得显而易见。

附图说明

附图示出本发明的一些示例性实施例，但是应理解，附图中的元件不是按比例绘制的。

图1A至图1H示出根据本发明一实施例的制造晶体管的方法过程；

图2A至图2C示出根据本发明另一实施例的制造晶体管的方法过程；

图3示出根据本发明一实施例制备的沟道区域的显微照片；以及

图4示出根据本发明一实施例制备的晶体管的电学测试曲线。

具体实施方式

下面参照附图描述本发明的示例性实施例。

图1A至图1H示出根据本发明一实施例的制造晶体管的方法过程。首先参照图1A，在衬底101上提供石墨烯层。这里，衬底101可以是表面具有绝缘层102的半导体衬底101，例如，可以是常用的具有二氧化硅绝缘层102的硅衬底101，二氧化硅绝缘层102可以是硅衬底101上自然氧化而形成的，也可以是通过物理或化学沉积工艺形成的。绝缘层102的厚度可以在100nm至800nm的范围内，优选地在200nm至500nm的范围，例如对于二氧化硅绝缘层而言，可以为300nm左右。

石墨烯层103可以是通过微机械剥离方法得到的单层石墨烯，其用胶带，例如Scotch^TM胶带转移至衬底101上的绝缘层102上。石墨烯的剥离和转移方法已经在许多文献中有详细描述，这里不再赘述。

然后，参照图1B，对石墨烯层103进行各向异性蚀刻，以展宽石墨烯层103的晶界，得到十纳米以下的蚀刻间隙，也就是说，将石墨烯层103蚀刻成由晶界间隙分隔开的第一部分和第二部分。例如，可以将具有单层石墨烯103的衬底101置于等离子体增强化学气相沉积系统中，利用氢等离子体对石墨烯层103的表面进行各向异性刻蚀，从而对石墨烯层103晶界进行展宽。本发明人发现，石墨烯的晶界作为一种原子尺度的线缺陷，在诸如氢等离子体蚀刻之类的各向异性蚀刻过程中可以用作蚀刻的自发起点，通过控制各向异性蚀刻的蚀刻参数，例如蚀刻速率和蚀刻时间等，可以可控地将晶界展宽至几个纳米的尺度。以氢等离子体蚀刻为例，其参数可以为：氢气流量为100SCCM，压强为0.29torr，等离子体功率为25W，刻蚀时间为2.5min，该过程可将石墨烯层103的晶界展宽至8纳米左右。应理解，这里的参数仅是示例性质的，用于使本领域技术人员能够容易地实施本发明。在本发明的教导下，本领域技术人员可以根据实际需要对这些参数进行适当的调节，或者采用氢等离子体蚀刻之外的其他各向异性蚀刻技术等。

然后，如图1C所示，在蚀刻后的石墨烯层103上设置二硫化钼层104以覆盖蚀刻所得到的晶界间隙。因为石墨烯层103的大小可能在微米量级，而石墨烯层103中的展宽晶界的宽度更小，可以在10纳米以下，因此在一实施例中，二硫化钼层104可利用二维材料的点对点干法转移方法精准定位转移并覆盖在石墨烯层103上。例如，可以使用带有显微镜和位移台的转移系统实现点对点精准转移。在另一些实施例中，还可以直接在石墨烯层103上沉积二硫化钼层104。例如，可以利用氧化钼和二氧化硅材料，通过化学气相沉积工艺来沉积二硫化钼层104。

应理解，虽然图1C示出了二硫化钼层104悬于石墨烯层103的蚀刻间隙上方，但是实际上，二硫化钼层104在该部分可以弯曲从而贴在间隙中的绝缘层102上，因为该间隙的宽度为若干纳米，例如8nm，而石墨烯层103的厚度为0.5nm左右，二硫化钼层104的厚度为1nm左右，相比而言，该间隙的宽度很大，而且由于二硫化钼二维材料具有一定的柔软性质，因此能够贴合到绝缘层102上。再者，即使二硫化钼层104悬于该间隙上方，该间隙的厚度仅为石墨烯层103的厚度，即0.5nm左右，而绝缘层102的厚度可达数百纳米，因此该间隙也基本不会影响最终制成的晶体管的操作属性。

继续参照图1C，在一些实施例中，可以对所得结构进行退火，以使得石墨烯层103与二硫化钼层104之间形成更为紧密的接触。在一些实施例中，退火可以在150SCCM氩气和10SCCM氢气的混合气氛中进行，退火温度可以为例如350℃，退火时间可以为例如3小时。

接下来，如图1D所示，在二硫化钼层104上形成第一光致抗蚀剂图案105。第一光致抗蚀剂图案105可以如常规光刻工艺那样形成，例如，可以旋涂光致抗蚀剂溶液，其例如为5％的495PMMA，旋涂速度为3000rpm，旋涂时间为50s，然后在180℃的热板上烘烤2分钟以形成干膜。之后，通过电子束曝光系统在进行曝光，并且显影，保留一个覆盖晶界间隙的长方形区域，间隙长度方向可以与该长方形的长边平行，其余部分在显影过程中被显影液溶解去除。

之后，如图1E所示，以第一光致抗蚀剂图案105作为掩模，以绝缘层102作为蚀刻停止层，对下面的二硫化钼层104和石墨烯层103进行蚀刻，以保留第一光致抗蚀剂图案105所覆盖的区域，而去除其余部分。该蚀刻可以利用反应离子束蚀刻工艺来进行，反应离子束蚀刻参数可以为例如：氧气流量100SCCM，压强100mtorr，氧等离子体功率100W，刻蚀时间20S。随后，可利用例如丙酮溶液浸泡去除第一光致抗蚀剂图案105。

在图1F所示的步骤中，可以重复前面图1D所示的步骤以形成第二光致抗蚀剂图案106。与第一光致抗蚀剂图案105不同的是，第二光致抗蚀剂图案106覆盖二硫化钼层104的与晶界间隙对应的部分，该部分将用作沟道区，而通过第二光致抗蚀剂图案106中的空隙107暴露二硫化钼层104的两端。优选地，空隙107与晶界间隙间隔开一定距离，例如0.3微米以上，优选0.5微米以上，比如1微米左右。然后，在图1G所示的步骤中，可以通过定向沉积工艺在二硫化钼层104的通过空隙107暴露的两端上沉积源/漏金属层108。应注意，源/漏金属层108同时还沉积在第二光致抗蚀剂图案106上。金属层108的材料可以是各种具有良好导电性的金属，优选Ti、Au、Ag等。例如，在一实施例中，金属层108可通过电子束蒸发系统蒸镀3纳米钛层和40纳米金层而形成。

最后，如图1H所示，通过浮脱(lift-off)工艺去除第二光致抗蚀剂图案106和其上的源/漏金属层108，得到完成的晶体管。在浮脱工艺中，可以例如利用90℃的丙酮溶液来浸泡该结构，从而去除第二光致抗蚀剂图案106以及其上的金属层108。然后，还可以对所得结构进行退火，以去除半导体层104表面残留的光致抗蚀剂。在一些实施例中，退火可以在150SCCM氩气和10SCCM氢气的混合气氛中进行，退火温度可以为例如350℃，退火时间可以为例如3小时。

在图1H所示的晶体管中，源/漏金属层108可以与石墨烯层103的侧边形成良好的电接触，并且与晶界间隙间隔开一定距离，该距离取决于前述第二光致抗蚀剂图案106中的空隙107与晶界间隙间隔开的距离，例如前面描述的0.3微米以上，优选0.5微米以上，比如1微米左右。实际上，在参照图1D和图1E描述的以第一光致抗蚀剂图案105为掩模的蚀刻过程中，第一光致抗蚀剂图案105的边缘会被逐渐蚀刻掉一些，从而会有一定程度的回缩，导致下面的二硫化钼层104和石墨烯层103也会有一定回缩，而由于二硫化钼层104位于石墨烯层103上方，其边缘的回缩程度相对于石墨烯层103要大一些。也就是说，石墨烯层103的边缘相对于二硫化钼层104有一定的向外突出，这保证了源/漏金属层108与石墨烯层103的良好电接触。虽然此处源/漏金属层108也与二硫化钼层104直接接触，但是电流并不会绕开石墨烯层103而从源电极直接通过二硫化钼层104流到漏电极，原因是：二硫化钼层104的电阻率远远大于石墨烯层103的电阻率，因此电流会从源电极经过石墨烯层103的第一部分到达间隙边缘，然后流入间隙处的部分二硫化钼层104，接着从间隙的另一边缘流到石墨烯层103的第二部分，最后流到漏电极。因此，图1H所示的晶体管的半导体导电沟道区对应于石墨烯层103的位于间隙处的部分，沟道长度由间隙宽度定义。

另一方面，由于石墨烯的费米能级可以被栅极(即，半导体衬底101)电压所调控，使得二硫化钼与石墨烯之间的接触势垒同样变得可调控。当施加较大的正栅极电压时，二硫化钼与石墨烯之间的接触势垒将变得非常小，从而构成二硫化钼与石墨烯之间的类欧姆接触，实现接触电阻的大幅度降低。因此，利用石墨烯做电极对于短沟道二硫化钼场效应晶体管是一个非常好的选择。电流从源极电极108经石墨烯层103、间隙处的二硫化钼层104、石墨烯层103到达漏极电极108，石墨烯层103之间的间隙可以精确定义二硫化钼层104中的沟道长度，从而可以实现亚十纳米级别的短沟道。

如上所述，沟道长度实际上是通过对石墨烯进行的各向异性蚀刻工艺来控制的，该蚀刻过程以石墨烯的晶界作为蚀刻发生的起点，因此不需要蚀刻掩模，实现了自对准的蚀刻过程。蚀刻程度，即蚀刻所得到的间隙宽度，可通过控制蚀刻过程来得到精确的控制。因此，本发明能实现亚十纳米级别的短沟道。

上面参照图1A至图1H描述的实施例公开了制造底栅型晶体管的工艺，本领域技术人员基于该教导可以意识到的是，本发明也可应用于制造顶栅型晶体管，例如但不限于下面参照图2A至2C描述的实施例。

首先参照图2A，可以基于图1H所示的结构，形成第三光致抗蚀剂图案202以暴露二硫化钼层104的沟道区域，而覆盖二硫化钼层104的其余部分以及源/漏电极108。图2A所示的结构与图1H所示结构的不同之处还在于，衬底201可以是绝缘衬底，而不需要有半导体层101。

然后，如图2B所示，可以通过定向沉积工艺在二硫化钼层104的暴露的沟道区域上形成栅极绝缘层203和栅极层204。栅极绝缘层203可以是例如二氧化硅层，栅极204可以是例如半导体材料，诸如多晶硅等。

接下来，如图2C所示，通过浮脱工艺去除第三光致抗蚀剂图案202以及其上的栅极绝缘层203和栅极层204，留下位于二硫化钼层104的沟道区域上方的栅极绝缘层203和栅极204。之后，可以沉积绝缘材料例如二氧化硅以填充栅极204与源/漏电极108之间的间隙，并且通过诸如研磨和化学机械抛光之类的工艺去除栅极204和源/漏电极108上的多于的绝缘材料，从而得到图2C所示的顶栅型晶体管。

虽然上面参照图1A至图2C描述了制造晶体管的方法，但是应理解，这些方法所包含的步骤可以按与描述顺序不同的顺序执行。例如在图2A至图2B所示的步骤中，可以先保形沉积栅极绝缘层203，然后在形成暴露沟道区域的第三光致抗蚀剂图案202并且沉积栅极层204。这样，可以保证栅极204与源/漏电极108之间的良好绝缘，避免二者在制造过程中由于金属或其他导电材料的碎屑而意外导通。在不偏离权利要求所定义的本发明的范围情况下，其他修改和替换对本领域技术人员而言是显而易见的。

图3示出根据本发明一实施例制备的沟道区域的显微照片。图3中的(a)图是在转移二硫化钼层之前的原子力显微镜照片，显示出各向异性蚀刻之后的石墨烯层。如图所示，石墨烯层的晶界被蚀刻展宽，具有大约8nm的宽度。申请人发现，虽然可以通过控制各向异性蚀刻过程的参数来精确控制展宽得到的晶界间隔，例如将晶界间隔控制在1nm至10nm的范围，但是为了获得适当的晶体管性能，优选地蚀刻得到的晶界间隔在3nm至10nm的范围，更优选地在5nm至10nm的范围。当然，本发明的方法亦可用于制造具有大于10nm的沟道长度的晶体管。图3中的(b)图是所制备出的8纳米沟道长度二硫化钼晶体管的光学显微镜图像，图中虚线指示沟道所在位置。

申请人还测试了所制备得到的晶体管的电学特性，测试结果如图4所示，其中(a)图是器件的输出特性曲线，在从-60伏至60伏的栅电压变化范围内，输入输出曲线非常线性，表现欧姆接触行为，反映了石墨烯作为二硫化钼场效应晶体管电极的优越性。(b)图是器件的转移特性曲线，其中源漏电压在20～100毫伏的范围，显示出相对较高的电流密度和良好的开关性能，开关比可达10⁶，迁移率为28厘米²伏^-1秒^-1。

在上面描述的实施例中，使用了二硫化钼作为沟道材料，但是应理解，本发明不限于此，而是可以代替二硫化钼使用其他半导体材料，例如但不限于硅等，并且上述方法兼容现有的半导体加工工艺。二硫化钼是优选的，因为其对短沟道效应具有超强的免疫力，因此能实现优异的晶体管性能，例如相对较高的电流密度和良好的开关性能，如上面参照附图4所描述的那样。

尽管已经描述了本发明的某些实施例，但是已经仅仅借助于示例呈现了这些实施例，并且所述实施例无意限制本发明的范围。实际上，可以按照多种其他形式来实施这里描述的新颖方法和装置；此外，可以做出在这里描述的方法和装置的形式和细节上的各种省略、替代和改变，而不脱离本发明的原理。相关权利要求及其等价物旨在涵盖落入本发明的思想和范围内的这些省略、替代和改变。