技术编号:7015944
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。所揭示实施例涉及非接触确定包含穿衬底导通孔(TSV)的集成电路(IC)裸片与封装衬底之间的结合完整性。背景技术存在将TSV裸片并入垂直堆叠中以利用由TSV裸片提供的双侧连接性的各种布置。举例来说,层叠封装(PoP)是将TSV裸片并入垂直堆叠中的一种类型的组装流程。其它实例包含PoP前体以及一些非PoP封装,例如底部上的封装衬底、具有接合到所述封装衬底的TSV的逻辑及接合到所述逻辑的存储器堆叠,所述存储器堆叠可在接合到所述逻辑之后不添加含有额外球栅阵列(BG...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。