技术编号：7052130
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及显示，公开了一种，包括如下步骤在衬底基板上形成包括隔离层和金属氧化物半导体层的图形；形成包括栅绝缘层及栅极的图形；以所述栅极为遮挡对所述金属氧化物半导体层的非栅极对应区域进行掺杂，以形成接触电阻区；形成包括第一绝缘间隔层及其上的第一过孔和第二过孔的图形，以暴露出用于源极和漏极与接触电阻区连接的区域；形成包括源极、漏极、第二绝缘间隔层和像素电极的图形。本发明通过对金属氧化物半导体层进行掺杂，形成接触电阻区，从而降低了TFT的漏电流，使得在低刷新频率...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。