阵列基板制作方法
【专利摘要】本发明涉及显示【技术领域】，公开了一种阵列基板制作方法，包括如下步骤：在衬底基板上形成包括隔离层和金属氧化物半导体层的图形；形成包括栅绝缘层及栅极的图形；以所述栅极为遮挡对所述金属氧化物半导体层的非栅极对应区域进行掺杂，以形成接触电阻区；形成包括第一绝缘间隔层及其上的第一过孔和第二过孔的图形，以暴露出用于源极和漏极与接触电阻区连接的区域；形成包括源极、漏极、第二绝缘间隔层和像素电极的图形。本发明通过对金属氧化物半导体层进行掺杂，形成接触电阻区，从而降低了TFT的漏电流，使得在低刷新频率下，TFT仍然能够保持加在液晶显示像素的电压。
【专利说明】阵列基板制作方法
【技术领域】
[0001] 本发明涉及显示【技术领域】，特别涉及一种阵列基板制作方法。
【背景技术】
[0002] 薄膜晶体管液晶显不器（Thin Film Transistor Liquid Crystal Display，简称 TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地 位。
[0003] 近年来TFT-IXD获得了飞速的发展，其显示性能不断地提升。随着能源的日益紧 张，世界人民都在想法设法降低电子产品的功耗，平板显示也不例外，要求不断地降低功 耗。各大液晶面板厂商也在通过改善产品设计及工艺不断地降低功耗，以满足能源之星的 标准的需求。
[0004] 金属氧化物TFT是最近几年新兴的技术，开态电流大、迁移率高，均一性好，透明， 制作工艺简单，可以更好地满足大尺寸液晶显示器和有源有机电致发光的需求，备受人们 的关注。金属氧化物TFT的开态电流是非晶硅TFT的50倍以上，关态电流一般在ΚΓ nA 到10 _ 12A之间。为了降低液晶显示面板的功耗，在静态画面时采用低刷新频率，可以大幅 减少功耗。但是以目前的关态电流（也称：漏电流）在低频下，如1Hz时不能保持加在液晶 显示像素的电压，所以必须降低关态电流，使关态电流在10 _ 13以下。
【发明内容】
[0005] (一）要解决的技术问题
[0006] 本发明要解决的技术问题是：如何降低TFT的关态电流，以在低刷新频率下，TFT 能够保持加在液晶显示像素的电压。
[0007] (二）技术方案
[0008] 为解决上述技术问题，本发明提供了一种阵列基板制作方法，包括如下步骤：
[0009] 在衬底基板上形成包括隔离层和金属氧化物半导体层的图形；
[0010] 形成包括栅绝缘层及栅极的图形；
[0011] 以所述栅极为遮挡对所述金属氧化物半导体层的非栅极对应区域进行掺杂，以形 成接触电阻区；
[0012] 形成包括第一绝缘间隔层及其上的第一过孔和第二过孔的图形，以暴露出用于源 极和漏极与接触电阻区连接的区域；
[0013] 形成包括源极、漏极、第二绝缘间隔层和像素电极的图形。
[0014] 其中，所述掺杂的离子注入剂量为1015/cm2?10 16/cm2。
[0015] 其中，所述掺杂的离子能量为30keV?lOOkeV。
[0016] 其中，在进行掺杂之后，形成第一绝缘间隔层之前还包括对所述接触电阻区进行 退火工艺处理。
[0017] 其中，所述退火工艺的退火温度为350°C?500°C。
[0018] 其中，在形成所述第一过孔和第二过孔之后，形成源极和漏极之前，还包括：对所 述第一过孔和第二过孔进行等离子体处理，以降低所述源极和漏极与接触电阻区连接的区 域的接触电阻。
[0019] (三）有益效果
[0020] 本发明的阵列基板制作方法中，通过对金属氧化物半导体层进行掺杂，形成接触 电阻区，从而降低了 TFT的关态电流，使得在低刷新频率下，TFT仍然能够保持加在液晶显 示像素的电压。
【专利附图】
【附图说明】
[0021] 图1是本发明实施例的阵列基板制作方法中形成隔离层和金属氧化物半导体层 的结构不意图；
[0022] 图2是在图1的基础上形成栅绝缘层和栅极后的结构示意图；
[0023] 图3是在图2的基础上对金属氧化物半导体层进行掺杂后的示意图；
[0024] 图4是在图3的基础上形成第一绝缘间隔层及其上的过孔的示意图；
[0025] 图5是在图4的基础上形成源极和漏极的结构示意图；
[0026] 图6是在图5的基础上形成第二绝缘间隔层及其上过孔的示意图；
[0027] 图7是在图6的基础上形成像素电极的示意图。
【具体实施方式】
[0028] 下面结合附图和实施例，对本发明的【具体实施方式】作进一步详细描述。以下实施 例用于说明本发明，但不用来限制本发明的范围。
[0029] 本实施例的阵列基板制作方法如图1?7所示，包括如下步骤：
[0030] 步骤一，如图1所示，在衬底基板1上形成包括隔离层2和金属氧化物半导体层3 的图形。具体地在基板上通过pecvd方法连续沉积厚度为500 ~ 3000 A的隔离层2,隔离 层2可以选用单层的氧化硅，或氮化硅与氧化硅的复合结构，或者氮化硅、氮氧化硅及氧化 娃的三层结构。在形成隔离层2时，氧化娃对应的反应气体为：N 20和SiH4 ;氮氧化娃对应 的反应气体可以为：N20、SiH4、NH3和N 2 ;氮化硅对应的反应气体可以为SiH4、NH3和N2 (或者 51!12(：12、见13和队）。然后在其上通过溅射或热蒸发的方法沉积上厚度约为丨〇〇~2000 A 的金属氧化物半导体层3。金属氧化物半导体层3可以是采用IGZO、HIZO、IZO、a-InZnO、 a-InZnO、ZnO:F、In203:Sn、In203:Mo、Cd 2Sn04、ZnO:Al、Ti02:Nb、Cd-Sn-Ο 或其他金属氧化物 制成，通过第一次构图工艺（通常包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺） 形成金属氧化物半导体层3的图形，其截面图分别如图1所示。
[0031] 步骤二，如图2所示，在完成步骤一的基板上形成包括栅绝缘层4及栅极13的图 形。具体通过PECVD方法连续沉积厚度为500~5000 A的栅绝缘层4,栅绝缘层4可以 选用单层的氧化硅，或氮化硅与氧化硅的复合结构，或者氮化硅、氮氧化硅及氧化硅的三层 结构。在栅绝缘层4上采用溅射或热蒸发的方法依次沉积上厚度约为500?4000A的栅 金属层，栅金属可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，由多层金属组成的栅金属 层也能满足需要。通过第二次构图工艺形成栅极13。
[0032] 步骤三，如图3所示，以栅极13为遮挡对金属氧化物半导体层3的非栅极对应区 域进行掺杂，以形成接触电阻区5。由于离子注入是在栅介质层淀积之后，因此，需要进行 高能量和高剂量注入，才能达到对源漏电极区进行掺杂的目的，注入的剂量在l〇 15/cm2? 1016/cm2,离子能量在30?lOOkeV左右，离子注入的具体剂量和能量，根据栅电极介质层的 厚度等情况进行适当的调整。一般进行N -掺杂，可使用PH3，或进行P+掺杂，可使用B2H6。
[0033] 步骤四，如图4所示在完成步骤三的基板上形成包括第一绝缘间隔层6及其上的 第一过孔71和第二过孔72的图形，以暴露出用于源极和漏极与接触电阻区5连接的区域， 具体通过PECVD方法连续沉积厚度为500 ~ 5000A的第一绝缘间隔层6,第一绝缘间隔层 6可以选用单层的氧化硅或氮化硅与氧化硅的复合结构，或者氮化硅/氮氧化硅/氧化硅的 三层结构。通过第三次构图工艺，分别形成使源极和漏极连接接触电阻区5的第一过孔71 和第二过孔72。
[0034] 步骤五，如图5?7所示，在完成步骤四的基板上形成包括源极8、漏极9、第 二绝缘间隔层10和像素电极12的图形。具体先通过溅射或热蒸发的方法沉积上厚度 2000 ~ 4000 A源/漏金属层，源/漏金属可以选用Cr、W、Ti、Ta、Mo、等金属和合金，也 可以是单层也可以是多层。通过四次构图工艺形成源极8、漏极9及数据扫描线（图中 未示出），形成的其截面图分别如图5所示。源极8和漏极9分别通过第一过孔71和第 二过孔72连接接触电阻区5 (即连接有源层）。接着可采用PECVD方法连续沉积厚度为 500 ~ 5000 A的第二保护层10,第二保护层可以选用单层的氧化硅或氮化硅与氧化硅的 复合结构，或者氮化硅/氮氧化硅/氧化硅的三层结构。然后通过第五次构图工艺，形成像 素电极与漏极9的接触第三过孔11，其截面图如图6所示。最后通过溅射或热蒸发的方法 沉积上厚度约为300 ~ 1500A的透明导电层，透明导电层可以是ΙΤ0或者ΙΖ0,或者其他 的透明金属氧化物；通过第六次构图工艺形成像素电极12,使像素电极12通过第三过孔11 连接漏极9,形成的截面图如图7所示。
[0035] 本实施例的阵列基板制作方法中，利用栅电极作为遮挡，保护沟道的金属氧化物， 通过掺杂形成接触电阻区，从而降低了薄膜晶体管（TFT)的关态电流，使得在低刷新频率 下，TFT仍然能够保持加在液晶显示像素的电压。
[0036] 进一步地，为了提高金属氧化物的性能及掺杂离子的活性，可以在进行掺杂之后， 形成第一绝缘间隔层6之前进行一次高温退火工艺，使掺杂的离子激活，其温度可控制在 350°C?500°C之间。高温退火除了提升掺杂离子的活性，使掺杂的离子移到晶格位置外，还 可以减少半导体层的缺陷，以提升器件的稳定性。
[0037] 进一步地，在形成所述第一过孔71和第二过孔72之后，形成源极8和漏极9之前 还包括：对上述第一过孔71和第二过孔72进行等离子体Plasma处理，如进行N 20处理。从 而降低了源极8、漏极9分别与接触电阻区5的接触区域的接触电阻，提升了开态电流。
[0038] 以上实施方式仅用于说明本发明，而并非对本发明的限制，有关【技术领域】的普通 技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有 等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
【权利要求】
1. 一种阵列基板制作方法，其特征在于，包括如下步骤： 在衬底基板上形成包括隔离层和金属氧化物半导体层的图形； 形成包括栅绝缘层及栅极的图形； 以所述栅极为遮挡对所述金属氧化物半导体层的非栅极对应区域进行掺杂，以形成接 触电阻区； 形成包括第一绝缘间隔层及其上的第一过孔和第二过孔的图形，以暴露出用于源极和 漏极与接触电阻区连接的区域； 形成包括源极、漏极、第二绝缘间隔层和像素电极的图形。
2. 如权利要求1所述的阵列基板制作方法，其特征在于，所述掺杂的离子注入剂量为 1015/cm2 ?1016/cm2。
3. 如权利要求1所述的阵列基板制作方法，其特征在于，所述掺杂的离子能量为 30keV ?lOOkeV。
4. 如权利要求1?3中任一项所述的阵列基板制作方法，其特征在于，在进行掺杂之 后，形成第一绝缘间隔层之前还包括对所述接触电阻区进行退火工艺处理。
5. 如权利要求4所述的阵列基板制作方法，其特征在于，所述退火工艺的退火温度为 350°C?500°C。
6. 如权利要求1?3中任一项所述的阵列基板制作方法，其特征在于，在形成所述第一 过孔和第二过孔之后，形成源极和漏极之前，还包括：对所述第一过孔和第二过孔进行等离 子体处理，以降低所述源极和漏极与接触电阻区连接的区域的接触电阻。
【文档编号】H01L21/77GK104103584SQ201410295139
【公开日】2014年10月15日 申请日期:2014年6月25日 优先权日:2014年6月25日
【发明者】刘翔 申请人:京东方科技集团股份有限公司