阵列基板及其制作方法、显示面板、显示装置的制造方法
【专利摘要】本发明提供一种阵列基板及其制作方法、显示面板、显示装置，所述制作方法包括：形成包括多个薄膜晶体管的源极和漏极的图形，所述源极包括源极金属部和源极欧姆接触部，所述漏极包括漏极金属部和漏极欧姆接触部；形成非晶硅半导体层；以各个所述薄膜晶体管的源极和漏极为对位标记，利用选择性激光退火工艺至少对所述非晶硅半导体层中位于各个薄膜晶体管的源极和漏极之间的部分进行退火；进行构图工艺，以形成包括各个薄膜晶体管的有源层的图形，所述有源层位于退火区域内；形成包括各个薄膜晶体管的栅极的图形。本发明能够解决多晶硅薄膜晶体管的欧姆接触的问题，减小源漏极与有源层之间的接触电阻。
【专利说明】
阵列基板及其制作方法、显示面板、显示装置
技术领域
[0001] 本发明设及显示技术领域，具体设及一种阵列基板及其制作方法、显示面板、显示 装置。
【背景技术】
[0002] 低溫多晶娃半导体器件的电子迁移率较高，能够提高器件的开态电流，从而在较 短的时间内完成充放电，进而使得利用低溫多晶娃半导体器件的显示装置达到较高的分辨 率和频率。但是，低溫激光退火工艺对退火面积有限制，难W应用在高世代线生产大尺寸产 品。
[0003] 针对该问题，人们提出了对非晶娃进行选择性激光退火的方法（Micro Lens Array，MLA)，W进行一次局部激光照射代替现有的扫描整面照射，激光经过多层透镜聚焦， 具有较高的能量，一次照射即可完成烙融结晶，W该方法制备的半导体成为部分激光退火 娃基半导体(Partial laser Anneal Silica,PLAS)器件，该方法既能使半导体器件达到较 高的迁移率，并且适合高世代线生产，工艺窗口较宽。但是该技术进行部分退火时须靠图形 对位，在退火前必须已经完成一次图层的制作，因此该技术更倾向底栅结构，W栅极作为对 位图形，但是底栅结构的晶体管存在一些不足:半导体与栅极层的界面容易形成很多缺陷， W此界面作为沟道会导致晶体管性能不稳定;另外，由于底栅结构中，半导体层难W进行源 漏渗杂，导致源漏极与半导体层的接触电阻大，运就需要设置欧姆接触层，而如果欧姆接触 层厚度较大，就会大幅增大漏电流，如果欧姆接触层厚度较小，在刻蚀源漏极时又容易导致 沟道短路或断路。
【发明内容】
[0004] 本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种阵列基板及其 制作方法、显示面板、显示装置，从而在保证部分激光退火娃基晶体管正常工作的情况下， 降低其源漏极与有源层之间的接触电阻。
[0005] 为了解决上述技术问题之一，本发明提供一种阵列基板的制作方法，包括：
[0006] 形成包括多个薄膜晶体管的源极和漏极的图形，所述源极包括源极金属部和设置 在所述源极金属部上的源极欧姆接触部，所述漏极包括漏极金属部和设置在所述漏极金属 部上的漏极欧姆接触部；
[0007] 形成非晶娃半导体层；
[0008] W各个所述薄膜晶体管的源极和漏极为对位标记，利用选择性激光退火工艺至少 对所述非晶娃半导体层中位于各个所述薄膜晶体管的源极和漏极之间的部分进行退火，W 使得退火区域的非晶娃形成为多晶娃；
[0009] 进行构图工艺，W形成包括各个所述薄膜晶体管的有源层的图形，所述有源层位 于所述退火区域内，且与相应的所述源极欧姆接触部和所述漏极欧姆接触部相连；
[0010] 形成包括各个所述薄膜晶体管的栅极的图形。
[0011] 优选地，形成包括多个薄膜晶体管的源极和漏极的图形的步骤包括：
[0012] 形成源漏金属层和欧姆接触材料层；
[0013] 进行构图工艺，W形成包括多个薄膜晶体管的源极和漏极的图形。
[0014] 优选地，形成包括各个所述薄膜晶体管的有源层的图形的步骤和形成包括各个所 述薄膜晶体管的栅极的图形的步骤之间还包括:形成栅极绝缘层；
[0015] 形成包括各个所述薄膜晶体管的栅极的图形的步骤之后还包括：
[0016] 形成纯化层；
[0017] 形成贯穿所述纯化层和所述栅极绝缘层的过孔；
[0018] 形成包括多个像素电极的图形，多个所述像素电极与多个薄膜晶体管一一对应， 所述像素电极通过所述过孔与相应薄膜晶体管的漏极相连。
[0019] 优选地，形成包括多个薄膜晶体管的源极和漏极的图形的同时，还形成包括多个 像素电极的图形，多个所述像素电极与多个薄膜晶体管一一对应，同时形成包括多个薄膜 晶体管的源极和漏极的图形W及包括多个像素电极的图形步骤包括：
[0020] 依次形成透明导电层、源漏金属层、欧姆接触材料层和光刻胶层；
[0021] 对所述光刻胶层进行曝光并显影，W使得显影后，第一区域的光刻胶厚度大于第 二区域的光刻胶厚度、第Ξ区域的光刻胶被去除，其中，所述第一区域对应于所述包括多个 薄膜晶体管的源极和漏极的图形所在区域，第二区域对应于所述包括多个像素电极的图形 所在区域，所述第Ξ区域为第一区域和第二区域W外的其他区域；
[0022] 进行第一次刻蚀，W去除所述第Ξ区域的透明导电层、源漏金属层和欧姆接触材 料层，形成包括多个像素电极的图形；
[0023] 对剩余的光刻胶进行灰化，W使所述第二区域的光刻胶被去除、所述第一区域的 光刻胶保留一部分；
[0024] 进行第二次刻蚀，W去除所述第二区域的源漏金属层和欧姆接触材料层，形成包 括各个薄膜晶体管的源极和漏极图形，其中，所述漏极设置在相应的所述像素电极的表面。
[0025] 优选地，形成包括各个所述薄膜晶体管的栅极的图形的步骤包括：
[0026] 依次形成栅极金属层和防氧化层；
[0027] 对所述栅极金属层和所述防氧化层进行构图工艺，W形成包括各个所述薄膜晶体 管的栅极的图形。
[0028] 优选地，所述防氧化层的材料包括金属氧化物。
[0029] 优选地，所述欧姆接触材料层包括憐渗杂氨化非晶娃层。
[0030] 优选地，所述有源层的两端超出与该有源层对应的栅极的边缘，形成包括各个所 述薄膜晶体管的栅极的图形的步骤之后还包括：
[0031] W所述栅极为掩膜，对所述有源层进行离子注入，W使所述有源层的超出相对应 的栅极的部分形成轻渗杂区，注入的离子包括憐离子。
[0032] 优选地，形成包括多个薄膜晶体管的源极和漏极的图形之前，还包括：
[0033] 形成缓冲层。
[0034] 相应地，本发明还提供一种阵列基板，包括多个薄膜晶体管，所述薄膜晶体管包括 栅极、有源层、源极和漏极，形成所述有源层的材料包括对非晶娃材料经过选择性激光退火 得到的多晶娃材料，所述源极和漏极所在层位于所述有源层所在层的下方，所述源极包括 源极金属部和设置在所述源极金属部上的源极欧姆接触部，所述漏极包括漏极金属部和设 置在所述漏极金属部上的漏极欧姆接触部，所述有源层与所述源极欧姆接触部和所述漏极 欧姆接触部均相连，所述栅极位于所述有源层的上方。
[0035] 优选地，所述源极欧姆接触部和所述漏极欧姆接触部的材料均包括憐渗杂氨化非 晶娃。
[0036] 优选地，所述阵列基板还包括:位于所述有源层和所述栅极之间的栅极绝缘层、位 于所述薄膜晶体管上方的纯化层、位于所述纯化层上的多个像素电极，所述纯化层和所述 栅极绝缘层上设置有对应于所述漏极的过孔，多个像素电极与多个所述薄膜晶体管一一对 应，所述像素电极通过所述过孔与相应的薄膜晶体管的漏极相连。
[0037] 优选地，所述阵列基板还包括多个像素电极，多个所述像素电极与多个所述薄膜 晶体管一一对应，所述漏极设置在相应的所述像素电极上。
[0038] 优选地，所述栅极包括栅极金属部和位于所述栅极金属部上的防氧化部。
[0039] 优选地，所述防氧化部的材料包括金属氧化物。
[0040] 优选地，所述有源层包括对应于所述栅极的中间区和位于所述中间区两侧的轻渗 杂区，所述轻渗杂区的渗杂元素包括憐元素。
[0041] 优选地，所述阵列基板还包括缓冲层，所述薄膜晶体管的源极和漏极设置在所述 缓冲层上。
[0042] 相应地，本发明还提供一种显示面板，包括本发明提供的上述阵列基板。
[0043] 相应地，本发明还提供一种显示装置，包括本发明提供的上述显示面板。
[0044] 在本发明中，源极和漏极在形成非晶娃半导体层之前制作，因此，可源极和漏 极作为对位标记对非晶娃半导体层进行选择性激光退火，增大工艺窗口，提高生产效率;另 夕h和现有技术中底栅结构的多晶娃薄膜晶体管相比，本发明的薄膜晶体管的源极金属部 与有源层之间设置有源极欧姆接触部、漏极金属部与有源层之间设置有漏极欧姆接触部， W使源极和漏极与有源层之间形成欧姆接触，从而降低源极、漏极与有源层之间的接触电 阻，提高薄膜晶体管的开态电流;并且，由于源极和漏极在多晶娃有源层之前制作，因此，即 使源极欧姆接触部和漏极欧姆接触部的厚度较小，也不会因为刻蚀源漏极而造成沟道短路 或断路的问题；除此之外，由于在退火结晶时，晶粒是由下向上结晶的，越靠近有源层上方， 缺陷越少，因此，将栅极设置在有源层上方时，有源层与栅极的界面的缺陷较少，W此界面 作为沟道能够提高薄膜晶体管的稳定性，从而提高阵列基板和显示装置的产品质量。
【附图说明】
[0045] 附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具 体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
[0046] 图1至图9是本发明的实施例中提供的阵列基板的第一种制作方法的过程示意图；
[0047] 图10至图19是本发明的实施例中提供的阵列基板的第二种制作方法的过程示意 图。
[004引其中，附图标记为：
[0049] 10、衬底基板;21、源极;21a、源极金属部；2化、源极欧姆接触部；22、漏极;22曰、漏 极金属部;2化、漏极欧姆接触部;23、驱动信号线;51、传输信号线;211、源漏金属层;212、欧 姆接触材料层;30、非晶娃半导体层;31、有源层;31a、轻渗杂区；31b、中间区；40、栅极绝缘 层;50、栅极;50曰、栅极金属部;50b、防氧化部;60、纯化层;70、平坦化层;80、像素电极;80曰、 透明导电层;81、像素电极残留部;90、缓冲层;100、光刻胶层。
【具体实施方式】
[0050] W下结合附图对本发明的【具体实施方式】进行详细说明。应当理解的是，此处所描 述的【具体实施方式】仅用于说明和解释本发明，并不用于限制本发明。
[0051 ]作为本发明的一方面，提供一种阵列基板的制作方法，包括：
[0052] 形成包括多个薄膜晶体管的源极和漏极的图形，所述源极包括源极金属部和设置 在所述源极金属部上的源极欧姆接触部，所述漏极包括漏极金属部和设置在所述漏极金属 部上的漏极欧姆接触部；
[0053] 形成非晶娃半导体层，可W理解的是，该非晶娃半导体层为一整层；
[0054] W各个所述薄膜晶体管的源极和漏极为对位标记，利用选择性激光退火工艺至少 对所述非晶娃半导体层中位于各个所述薄膜晶体管的源极和漏极之间的部分进行退火，W 使得退火区域的非晶娃形成为多晶娃；
[0055] 进行构图工艺，W形成包括各个所述薄膜晶体管的有源层的图形，所述有源层位 于所述退火区域内，且与相应的源极欧姆接触部和漏极欧姆接触部相连；
[0056] 形成包括各个所述薄膜晶体管的栅极的图形。
[0057] 利用选择性激光退火工艺对非晶娃半导体层进行退火工艺时，至少对所述非晶娃 半导体层中位于各个薄膜晶体管的源极和漏极之间的部分进行退火是指，利用选择性激光 退火设备检测出源极和漏极的位置，然后进行局部退火，退火的区域至少覆盖源极和漏极 之间的部分，且不完全覆盖非晶娃半导体层。实际退火时，退火区域可W同时覆盖源极和漏 极的区域，W保证后续形成的有源层全部为非晶娃材料。由于进行局部激光照射，激光经过 多层透镜聚焦，具有较高的能量，一次照射即可完成烙融结晶，可使晶核在退火区域边缘形 成，然后向内横向生长，能够使得薄膜晶体管达到较高的迁移率，并且，选择性激光退火工 艺的工艺窗口较大，满足大尺寸产品的生产需求。
[0058] 在本发明中，源极和漏极在形成非晶娃半导体层之前制作，因此，可源极和漏 极作为对位标记对非晶娃半导体层进行选择性激光退火，增大工艺窗口，提高生产效率;另 夕h和现有技术中底栅结构的多晶娃薄膜晶体管相比，本发明的薄膜晶体管的源极金属部 与有源层之间设置有源极欧姆接触部、漏极金属部与有源层之间设置有漏极欧姆接触部， W使源极和漏极与有源层之间形成欧姆接触，从而降低源极、漏极与有源层之间的接触电 阻，提高薄膜晶体管的开态电流;并且，由于源极和漏极在多晶娃有源层之前制作，因此，即 使源极欧姆接触部和漏极欧姆接触部的厚度较小，也不会因为刻蚀源漏极而造成沟道短路 或断路的问题；除此之外，由于在退火结晶时，晶粒是由下向上结晶的，越靠近有源层上方， 缺陷越少，因此，将栅极设置在有源层上方时，有源层与栅极的界面的缺陷较少，W此界面 作为沟道能够提高薄膜晶体管的稳定性。
[0059] 图1至图9为本发明提供的阵列基板的第一种制作方法的过程示意图，下面结合图 1至图9对第一种制作方法进行具体说明。
[0060] 首先，该第一制作方法包括上述形成包括多个薄膜晶体管的源极和漏极的图形的 步骤，具体包括：
[0061] Slla、形成源漏金属层和欧姆接触材料层，其中，源漏金属层可W为单层金属，例 如，钢(Mo)、铜(化）、鹤(W);也可W为双层金属，例如，钦侣合金(AlNd)/钢(Mo)、侣(A1)/钢 (Mo);也可W为Ξ层金属层，例如，钢(Mo)/钦侣合金(AlNd)/钢(Mo)、铁(Ti)/侣(A1)/铁 (Ti);所述欧姆接触材料层包括憐渗杂氨化非晶娃层。
[0062] Sllb、对所述源漏金属层和所述欧姆接触材料层进行构图工艺，W在衬底基板10 上形成包括多个薄膜晶体管的源极21和漏极22的图形，源极21包括源极金属部21a和源极 欧姆接触部21b，漏极22包括漏极金属部22a和漏极欧姆接触部22b，如图1所示。
[0063] 之后，所述制作方法包括上述形成有源层的步骤、形成栅极的步骤，还包括形成栅 极绝缘层的步骤、形成纯化层的步骤和形成像素电极的步骤。即，第一种制作方法在步骤 S1化之后，还包括：
[0064] S12、形成非晶娃半导体层30(如图2所示），之后可W对非晶娃半导体层30进行加 热去氨处理。
[0065] S13、W各个薄膜晶体管的源极21和漏极22为对位标记，利用选择性激光退火工艺 至少对非晶娃半导体层30的位于各个薄膜晶体管的源极21和漏极22之间的部分进行退火， W使得退火区域B的非晶娃形成为多晶娃，如图3所示。
[0066] S14、进行构图工艺，W形成包括各个薄膜晶体管的有源层31的图形，有源层31为 位于所述退火区域内，且与相应薄膜晶体管的源极欧姆接触部2化和漏极欧姆接触部22b相 连，如图4所示。
[0067] S15、形成栅极绝缘层40，如图5所示。
[0068] S16、形成包括各个薄膜晶体管的栅极50的图形，如图5所示。
[0069] 其中，有源层31的两端超出与该有源层31对应的栅极50的边缘。步骤S16之后还包 括：
[0070] S17、w栅极50为掩膜，对有源层31进行离子注入，注入的离子包括憐离子，通过调 节离子注入设备的功率，能够控制注入的离子穿过栅极绝缘层40而进入有源层31，W使得 有源层31的超出栅极50的部分形成轻渗杂区31曰，如图6所示，有源层31即包括对应于栅极 50的中间区3化和中间区3化两侧的轻渗杂区31曰。
[0071] S18、形成纯化层60,并形成贯穿纯化层60和栅极绝缘层40的过孔，如图7所示。
[0072] S19、形成包括多个像素电极80的图形，多个像素电极80与多个薄膜晶体管一一对 应，像素电极80通过所述过孔与相应薄膜晶体管的漏极22相连，如图9所示。
[0073] 其中，步骤S17中W薄膜晶体管自身的栅极50作为掩膜进行轻渗杂工艺，不需要单 独制作掩膜板，简化了制作工艺;经过轻渗杂后的有源层形成了一对PN结，并能够降低热电 子效应，从而降低薄膜晶体管的漏电流，改善薄膜晶体管的性能。另外，在步骤S18和S19之 间还可W包括形成平坦化层70(如图8所示）的步骤，平坦化层70上形成有过孔，且平坦化层 70的过孔与纯化层60的过孔相连通，像素电极80设置在平坦化层70上，当然，也可W根据实 际要求省略平坦化层70,直接使得像素电极80设置在纯化层60上。
[0074] 图10至图19给出了阵列基板的第二种制作方法的制作过程，下面结合图10至图19 对第二种制作方法进行具体介绍。
[0075] 首先，在该第二种制作方法中，在形成包括多个薄膜晶体管的源极21和漏极22的 图形的同时还形成包括多个像素电极80的步骤，多个像素电极80与多个薄膜晶体管一一对 应。也就是说，包括源极21和漏极22的图形W及包括像素电极80的图形在制作时，是利用同 一个掩膜板进行了一次曝光后形成的。具体地，同时形成包括多个薄膜晶体管的源极21和 漏极22的图形W及包括多个像素电极80的步骤包括：
[0076] S21、依次形成透明导电层80a、源漏金属层211、欧姆接触材料层212和光刻胶层 100,如图10所示。其中，透明导电层80a可W为氧化铜锡层；源漏金属层211可W为单层金 属，如钢(Mo)、铜(Cu)、鹤(W);也可W为双层金属，例如，钦侣合金(AlNd)/钢(Mo)、侣(A1)/ 钢(Mo);也可W为Ξ层金属层，例如，钢(Mo)/钦侣合金(AlNd)/钢(Mo)、铁(Ti)/侣(A1)/铁 (Ti);欧姆接触材料层212与第一种制作方法中材料相同。
[0077] S22、对光刻胶层100进行曝光并显影，W使得显影后，第一区域A1的光刻胶厚度大 于第二区域A2的光刻胶厚度，第Ξ区域(第一区域A1和第二区域A2W外的区域)的光刻胶被 去除，其中，第一区域A1对应于所述包括多个薄膜晶体管的源极21和漏极22的图形所在区 域，第二区域A2对应于所述包括多个像素电极80的图形所在区域，第Ξ区域为第一区域A1 和第二区域A2W外的其他区域，如图11所示。其中，曝光时采用掩膜板可W为半色调化alf- tone)掩膜板，当光刻胶为负性光刻胶时，半色调掩膜板的透光部对应于第一区域A1、半色 调掩膜板的半透光部对应于第二区域A2、半色调掩膜板的不透光部对应于第Ξ区域A3。
[0078] S23、进行第一次刻蚀，W去除第Ξ区域的透明导电层80a、源漏金属层211和欧姆 接触材料层212，形成包括多个像素电极80的图形，形成的图形中包括像素电极80和多个像 素电极残留部81，如图12所示。
[0079] S24、对剩余的光刻胶进行灰化，W使第二区域A2的光刻胶被去除、第一区域A1的 光刻胶保留一部分，如图13所示。
[0080] S25、进行第二次刻蚀，W去除第二区域A2的源漏金属层211和欧姆接触材料层 212, W形成包括多个薄膜晶体管的源极21和漏极22的图形，其中，漏极22设置在相应的像 素电极80的表面，源极21位于其中一个像素电极残留部81上，如图14所示。
[0081] 之后，再将剩余的光刻胶剥离。
[0082] 和第一种制作方法相同地，在形成源极21和漏极22之后，再形成有源层31，即，在 步骤S25之后还包括：
[0083] S26、形成非晶娃半导体层30,如图15所示。
[0084] S27、W各个所述薄膜晶体管的源极21和漏极22为对位标记，利用选择性激光退火 工艺至少对非晶娃半导体层30中位于各个薄膜晶体管的源极21和漏极22之间的部分进行 退火，W使得退火区域B的非晶娃形成为多晶娃，如图16所示；
[0085] S28、进行构图工艺，W形成包括有源层31的图形，有源层31位于退火区域B内，且 与源极欧姆接触部2化和漏极欧姆接触部22b均相连，如图17所示。
[0086] 之后再形成栅极绝缘层40(如图18所示)和包括各个薄膜晶体管的栅极50的图形， 形成包括各个薄膜晶体管的栅极50的图形具体包括：
[0087] S29、依次形成栅极金属层和防氧化层；
[0088] S291、对所述栅极金属层和所述防氧化层进行构图工艺，W形成包括各个薄膜晶 体管的栅极50的图形，如图19所示，即，形成双层结构(栅极金属部50a和防氧化部50b)的栅 极50。其中，所述防氧化层的材料包括金属氧化物，其中，所述金属氧化物的具体种类不作 限定，只要不易发生氧化即可，例如，所述金属氧化物为氧化铜锡。
[0089] 在第二种制作方法中，栅极50为双层结构，防氧化层能够起到对金属层的保护作 用，防止阵列基板制作或阵列基板进行绑定(bonding)工艺时金属接触水汽后被氧化而影 响薄膜晶体管的性能。
[0090] 和第一种制作方法相同地，在第二种制作方法中，有源层31的两端均超出栅极50 的边缘，在形成栅极50之后还包括：W栅极50为掩膜，对有源层31进行离子注入，W使有源 层31的超出栅极50的部分形成轻渗杂区31曰，此时，有源层31包括对应于栅极50的中间区 3化和位于中间区3化两侧的轻渗杂区31曰，注入的离子包括憐原子，如图19所示。
[0091] 需要说明的是，在实际生产中，通常在阵列基板的非显示区设置有与栅极50同层 的传输信号线51和与源极21、漏极22同层设置的驱动信号线23,如图19所示。其中，传输信 号线51可W与显示区的薄膜晶体管的栅极相连，驱动信号线23可W与驱动电路相连，传输 信号线51和驱动信号线23电连接，W将驱动电路的信号提供给阵列基板。而与栅极50同层 的传输信号线51与栅极50是同步形成的，与源极21、漏极22同层的驱动信号线23是与源极 21和漏极22同步形成的，为了使得后续步骤中传输信号线51和驱动信号线23能够实现电连 接，在步骤S28和步骤S29之间还包括:对栅极绝缘层40对应于驱动信号线23的位置形成过 孔(如图18所示），从而使得与栅极50同层的传输信号线51可W和驱动信号线23通过过孔相 连。其中，驱动信号线23也包括上下两部分(金属部和位于金属部上的欧姆接触残留部），在 栅极绝缘层40形成的过孔可W同时贯穿驱动信号线23的欧姆接触残留部，也可W仅贯穿栅 极绝缘层40。
[0092] 进一步地，在上述两种制作方法中，形成包括多个薄膜晶体管的源极21和漏极22 的步骤之前，还包括:形成缓冲层90,如图10所示，W防止衬底基板10中的金属离子扩散至 薄膜晶体管的有源层31中，从而减少有源层31产生的缺陷，并降低漏电流。其中，该缓冲层 90的材料可W包括娃的氧化物(SiOx)、娃的氮化物(SiNx)、娃的氮氧化物(SiON)等中的任意 一种形成的单层膜或任意多种形成的复合膜层。
[0093] 作为本发明的另一方面，提供一种阵列基板，包括多个薄膜晶体管，如图9和图19 所示，所述薄膜晶体管包括栅极50、有源层31、源极21和漏极22,形成有源层31的材料包括 对非晶娃材料经过选择性激光退火得到的多晶娃材料，源极21和漏极22所在层位于有源层 31所在层的下方，源极21包括源极金属部21a和设置在所述源极金属部21a上的源极欧姆接 触部2化，漏极22包括漏极金属部2?和设置在漏极金属部2?上的漏极欧姆接触部22b，栅 极50所在层位于有源层31的上方。
[0094] 在阵列基板的制作过程中进行选择性激光退火工艺时，可源极21和漏极22作 为对位标记图形对非晶娃半导体进行选择性激光退火；另外，源极21和漏极22与有源层31 之间均能够形成欧姆接触，从而可W降低源极21、漏极22与有源层31之间的接触电阻，提高 薄膜晶体管的开态电流;并且，由于在退火结晶时，晶粒是由下向上结晶的，越靠近有源层 上方，缺陷越少，因此，当栅极50设置在有源层31上方时，有源层31与栅极50的界面的缺陷 减少，W此界面作为沟道能够提高薄膜晶体管的稳定性。
[0095] 其中，源极欧姆接触部21b和漏极欧姆接触部22b的材料均包括憐渗杂氨化非晶 娃，其厚度可W在400又~5()0A之间。
[0096] 本发明提供的阵列基板的第一种结构如图10所示，所述阵列基板还包括:位于有 源层31和栅极50之间的栅极绝缘层40、位于所述薄膜晶体管上方的纯化层60、位于纯化层 60上的多个像素电极80,纯化层60和栅极绝缘层40上设置有对应于漏极22的过孔，多个像 素电极80与多个薄膜晶体管一一对应，像素电极80通过所述过孔与相应的薄膜晶体管的漏 极22相连。其中，像素电极80可W直接设置在纯化层60上，也可W在纯化层60上设置平坦化 层70,平坦化层70上设置有过孔，且该过孔与纯化层60的过孔连通，如图10所示，像素电极 80设置在平坦化层70上。
[0097] 本发明提供的阵列基板的第二种结构如图19所示，所述阵列基板包括上述栅极 50、源极21、漏极22和有源层31，所述阵列基板还包括多个像素电极80,多个像素电极70与 多个薄膜晶体管一一对应，漏极22设置在相应地像素电极80上。所述阵列基板还包括与像 素电极80同层的多个像素电极残留部81，源极21位于其中一个像素电极残留部81上，运样， 在阵列基板的制作过程中，在制作源极21、漏极22和像素电极80时，可W只利用一张掩膜板 进行一次曝光，从而简化了制作工艺，减少了掩膜板的使用，降低了生产成本，具体利用一 次曝光制作源极21、漏极22和像素电极80的步骤在上文的实施方式中已经描述，运里不再 寶述。
[0098] 所述阵列基板的非显示区还设置有与源漏极同层设置的驱动信号线23、与栅极50 同层设置的传输信号线51，驱动信号线23位于另一个像素电极残留部81上。通常，为了对阵 列基板进行驱动，需要将传输信号线51与栅极50电连接、将传输信号线51与驱动信号线23 电连接，为此，如图18和图19所示，栅极绝缘层40对应于驱动信号线23的位置形成有过孔， 传输信号线51通过该过孔与驱动信号线23相连。和源极21结构相类似地，驱动信号线23也 可W包括金属部和设置在金属部上的欧姆接触残留部，传输信号线51可W与驱动信号线的 欧姆接触残留部相连，也可W与驱动信号线的金属部相连。
[0099] 在阵列基板的第二种结构中，如图19所示，栅极50包括栅极金属部50a和位于栅极 金属部50a上的防氧化部50b，从而防止在阵列基板的制作过程中栅极金属部50a的金属材 料直接暴露在空气中发生氧化，W防止薄膜晶体管的性能受到影响。其中，防氧化部50b的 材料包括金属氧化物，例如，氧化铜锡。
[0100] 优选地，在上述两种结构的阵列基板中，有源层31包括对应于栅极50的中间区50b 和位于中间区50b两侧的轻渗杂区50a，轻渗杂区50a的渗杂元素包括憐元素，轻渗杂区50a 是向有源层31进行离子轻渗杂后形成的，从而减少薄膜晶体管的漏电流，改善薄膜晶体管 的性能。
[0101] 上述两种结构的阵列基板中还可W包括缓冲层90,如图10至图19所示，所述薄膜 晶体管的源极21和漏极22设置在缓冲层90上，缓冲层90的设置可W防止衬底基板10中的金 属离子扩散至薄膜晶体管的有源层31中，从而减少缺陷中屯、和减少漏电流。其中，缓冲层90 的材料可W包括娃的氧化物(SiOx)、娃的氮化物(SiNx)、娃的氮氧化物(SiON)等中的任意一 种形成的单层膜或任意多种形成的复合膜层。附图中仅在图10至图19中示意出了缓冲层 90,应当理解的是，图1至图9中的阵列基板中也可W在薄膜晶体管的源极21和漏极22与衬 底基板10之间设置缓冲层90。
[0102] 作为本发明的第Ξ个方面，提供一种显示面板，包括上述阵列基板。所述显示面板 可W为液晶显示面板，即，还包括与阵列基板对盒的对盒基板和位于阵列基板与对盒基板 之间的液晶层;所述显示面板还可W为有机电致发光显示面板，即，还包括有机发光单元。
[0103] 作为本发明的第四个方面，提供一种显示装置，包括上述显示面板。
[0104] 由于所述阵列基板中，薄膜晶体管形成顶栅结构，因此，容易设置厚度较小的源极 欧姆接触部和漏极欧姆接触部来形成源漏极与有源层之间的欧姆接触，改善薄膜晶体管的 性能，而顶栅结构的薄膜晶体管并不影响选择性激光退火工艺，另外还可W利用栅极作为 掩膜进行轻渗杂工艺，降低漏电流，因此，和现有技术中底栅结构的薄膜晶体管相比，本发 明中薄膜晶体管的性能相对提高，从而有利于提高显示面板和显示装置的分辨率，改善显 示效果。
[0105] 可W理解的是，W上实施方式仅仅是为了说明本发明的原理而采用的示例性实施 方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精 神和实质的情况下，可W做出各种变型和改进，运些变型和改进也视为本发明的保护范围。
【主权项】
1. 一种阵列基板的制作方法，其特征在于，包括： 形成包括多个薄膜晶体管的源极和漏极的图形，所述源极包括源极金属部和设置在所 述源极金属部上的源极欧姆接触部，所述漏极包括漏极金属部和设置在所述漏极金属部上 的漏极欧姆接触部； 形成非晶硅半导体层； 以各个所述薄膜晶体管的源极和漏极为对位标记，利用选择性激光退火工艺至少对所 述非晶硅半导体层中位于各个所述薄膜晶体管的源极和漏极之间的部分进行退火，以使得 退火区域的非晶硅形成为多晶硅； 进行构图工艺，以形成包括各个所述薄膜晶体管的有源层的图形，所述有源层位于所 述退火区域内，且与相应的所述源极欧姆接触部和所述漏极欧姆接触部相连； 形成包括各个所述薄膜晶体管的栅极的图形。2. 根据权利要求1所述的制作方法，其特征在于，形成包括多个薄膜晶体管的源极和漏 极的图形的步骤包括： 形成源漏金属层和欧姆接触材料层； 进行构图工艺，以形成包括多个薄膜晶体管的源极和漏极的图形。3. 根据权利要求1所述的制作方法，其特征在于，形成包括各个所述薄膜晶体管的有源 层的图形的步骤和形成包括各个所述薄膜晶体管的栅极的图形的步骤之间还包括:形成栅 极绝缘层； 形成包括各个所述薄膜晶体管的栅极的图形的步骤之后还包括： 形成钝化层； 形成贯穿所述钝化层和所述栅极绝缘层的过孔； 形成包括多个像素电极的图形，多个所述像素电极与多个薄膜晶体管一一对应，所述 像素电极通过所述过孔与相应薄膜晶体管的漏极相连。4. 根据权利要求1所述的制作方法，其特征在于，形成包括多个薄膜晶体管的源极和漏 极的图形的同时，还形成包括多个像素电极的图形，多个所述像素电极与多个薄膜晶体管 一一对应，同时形成包括多个薄膜晶体管的源极和漏极的图形以及包括多个像素电极的图 形步骤包括： 依次形成透明导电层、源漏金属层、欧姆接触材料层和光刻胶层； 对所述光刻胶层进行曝光并显影，以使得显影后，第一区域的光刻胶厚度大于第二区 域的光刻胶厚度、第三区域的光刻胶被去除，其中，所述第一区域对应于所述包括多个薄膜 晶体管的源极和漏极的图形所在区域，第二区域对应于所述包括多个像素电极的图形所在 区域，所述第三区域为第一区域和第二区域以外的其他区域； 进行第一次刻蚀，以去除所述第三区域的透明导电层、源漏金属层和欧姆接触材料层， 形成包括多个像素电极的图形； 对剩余的光刻胶进行灰化，以使所述第二区域的光刻胶被去除、所述第一区域的光刻 胶保留一部分； 进行第二次刻蚀，以去除所述第二区域的源漏金属层和欧姆接触材料层，形成包括各 个薄膜晶体管的源极和漏极图形，其中，所述漏极设置在相应的所述像素电极的表面。5. 根据权利要求4所述的制作方法，其特征在于，形成包括各个所述薄膜晶体管的栅极 的图形的步骤包括： 依次形成栅极金属层和防氧化层； 对所述栅极金属层和所述防氧化层进行构图工艺，以形成包括各个所述薄膜晶体管的 栅极的图形。6. 根据权利要求5所述的制作方法，其特征在于，所述防氧化层的材料包括金属氧化 物。7. 根据权利要求2或4所述的制作方法，其特征在于，所述欧姆接触材料层包括磷掺杂 氢化非晶硅层。8. 根据权利要求1至6中任意一项所述的制作方法，其特征在于，所述有源层的两端超 出与该有源层对应的栅极的边缘，形成包括各个所述薄膜晶体管的栅极的图形的步骤之后 还包括： 以所述栅极为掩膜，对所述有源层进行离子注入，以使所述有源层的超出相对应的栅 极的部分形成轻掺杂区，注入的离子包括磷离子。9. 根据权利要求1至6中任意一项所述的制作方法，其特征在于，形成包括多个薄膜晶 体管的源极和漏极的图形之前，还包括： 形成缓冲层。10. -种阵列基板，包括多个薄膜晶体管，所述薄膜晶体管包括栅极、有源层、源极和漏 极，其特征在于，形成所述有源层的材料包括对非晶硅材料经过选择性激光退火得到的多 晶硅材料，所述源极和漏极所在层位于所述有源层所在层的下方，所述源极包括源极金属 部和设置在所述源极金属部上的源极欧姆接触部，所述漏极包括漏极金属部和设置在所述 漏极金属部上的漏极欧姆接触部，所述有源层与所述源极欧姆接触部和所述漏极欧姆接触 部均相连，所述栅极位于所述有源层的上方。11. 根据权利要求10所述的阵列基板，其特征在于，所述源极欧姆接触部和所述漏极欧 姆接触部的材料均包括磷掺杂氢化非晶硅。12. 根据权利要求10所述的阵列基板，其特征在于，所述阵列基板还包括:位于所述有 源层和所述栅极之间的栅极绝缘层、位于所述薄膜晶体管上方的钝化层、位于所述钝化层 上的多个像素电极，所述钝化层和所述栅极绝缘层上设置有对应于所述漏极的过孔，多个 像素电极与多个所述薄膜晶体管一一对应，所述像素电极通过所述过孔与相应的薄膜晶体 管的漏极相连。13. 根据权利要求10所述的阵列基板，其特征在于，所述阵列基板还包括多个像素电 极，多个所述像素电极与多个所述薄膜晶体管一一对应，所述漏极设置在相应的所述像素 电极上。14. 根据权利要求13所述的阵列基板，其特征在于，所述栅极包括栅极金属部和位于所 述栅极金属部上的防氧化部。15. 根据权利要求14所述的阵列基板，其特征在于，所述防氧化部的材料包括金属氧化 物。16. 根据权利要求10至15中任意一项所述的阵列基板，其特征在于，所述有源层包括对 应于所述栅极的中间区和位于所述中间区两侧的轻掺杂区，所述轻掺杂区的掺杂元素包括 磷元素。17. 根据权利要求10至15中任意一项所述的阵列基板，其特征在于，所述阵列基板还包 括缓冲层，所述薄膜晶体管的源极和漏极设置在所述缓冲层上。18. -种显示面板，其特征在于，包括权利要求10至17中任意一项所述的阵列基板。19. 一种显示装置，其特征在于，包括权利要求18所述的显示面板。
【文档编号】H01L27/12GK105870135SQ201610340899
【公开日】2016年8月17日
【申请日】2016年5月19日
【发明人】舒适, 何晓龙, 张斌, 薛建设, 张锋
【申请人】京东方科技集团股份有限公司