技术编号:7054328
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。一种。分离栅极式存储器额外设置一擦除栅,并将控制栅与擦除栅分别置于浮栅两侧,采用上述结构时,擦除操作不再由控制栅进行,而是由擦除栅进行,因而控制栅所需加的电压可以降低,如此可以减少沟道区的热电子效应,进而可以避免热电子效应引起的存储器件退化;此外,由于控制栅所需加的电压降低,因而控制栅下的栅氧化层可以变薄,控制栅及其下的栅氧化层的制作可以与外围电路区逻辑晶体管的栅极及其下的栅氧化层的制作工艺兼容,在电路设计上也更有利于与逻辑电路的兼容。专利说明 [0...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。