技术编号：7054672
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。一种用于制造超结半导体器件的方法，包括在n掺杂半导体主体中形成沟槽，并形成加衬沟槽的底侧和侧壁的第一p掺杂半导体层。该方法还包括通过电化学蚀刻去除第一p掺杂半导体层在沟槽的底侧和侧壁的一部分，并且填充该沟槽。专利说明 背景技术 [0001]诸如超结(SJ)半导体器件的半导体器件，例如SJ绝缘栅场效应晶体管(SJIGFET)，是基于半导体主体中的η-和P-掺杂区域的相互空间电荷补偿，这允许低特定于区域的导通状态电阻RmX A和诸如源极和漏极的负载终端之间...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。