技术编号：7066009
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明公开了一种漏端隔离的高压LDMOS的结构，其N型漂移区和N型埋层之间有一层用于隔离漏端和N型埋层的P型区域，该P型区域与P阱相连。本发明还公开了上述结构的漏端隔离的高压LDMOS的制作方法，该方法在形成P阱后，生长栅氧前，通过高能量硼注入，在漂移区下方、N型埋层上方形成一层P型区域。本发明在常规LDMOS的制作工艺基础上，通过双深N阱扩散工艺，在漂移区下方注入一层P型区域，隔离漏端和N型埋层，使漏端对P型衬底形成N/P/N/P结构，从而使得LDMOS...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。