漏端隔离的高压ldmos的结构及制作方法
【专利摘要】本发明公开了一种漏端隔离的高压LDMOS的结构，其N型漂移区和N型埋层之间有一层用于隔离漏端和N型埋层的P型区域，该P型区域与P阱相连。本发明还公开了上述结构的漏端隔离的高压LDMOS的制作方法，该方法在形成P阱后，生长栅氧前，通过高能量硼注入，在漂移区下方、N型埋层上方形成一层P型区域。本发明在常规LDMOS的制作工艺基础上，通过双深N阱扩散工艺，在漂移区下方注入一层P型区域，隔离漏端和N型埋层，使漏端对P型衬底形成N/P/N/P结构，从而使得LDMOS的漏端在有反向负载电压的情况下，和P型衬底隔离，避免了衬底漏电流的产生。
【专利说明】漏端隔离的高压1刚03的结构及制作方法
【技术领域】
[0001]本发明涉及集成电路制造领域，具体地说，是涉及高压8⑶工艺中，漏端隔离的高压10103的结构及制作方法。
【背景技术】
[0002]在高压8⑶(化即匕!" 0108 0103)工艺中，常规的0)103 (横向扩散金属氧化物半导体)由于其~型漏端和？型衬底.13)形成刚结，因此在漏端有反向偏压的时候，会造成衬底端有较大的衬底漏电流，从而很容易造成电路失效。
[0003]如图1所示，在常规10103结构中，~型漏端和？型衬底端是个反向二极管结构，所以在~型漏端有反向偏压时候，该二极管正向导通，使得对？型衬底端漏电；常用的解决方法是在该种10103的外围加上很宽的一圈？型衬底接地引出端，目的在于在该二极管正向导通时，尽量使该衬底电流流向地而不是芯片内部，但是这种办法会使芯片面积加大，并且往往没有效果。
【发明内容】
[0004]本发明要解决的技术问题之一是提供一种漏端隔离的高压10103的结构，它可以避免因衬底端产生漏电流而导致的电路失效问题。
[0005]为解决上述技术问题，本发明的漏端隔离的高压10103的结构，其~型漂移区和~型埋层之间有一层用于隔离漏端和~型埋层的？型区域，该？型区域与？阱相连。
[0006]本发明要解决的技术问题之二是提供上述漏端隔离的高压10103的制作方法，该方法工艺简单，成本低。
[0007]为解决上述技术问题，本发明的漏端隔离的高压10103的制作方法，包括以下步骤:
[0008]1)在？型衬底上，用光罩定义~型埋层注入区域，注入铺，高温推阱，形成~型埋层；
[0009]2)用光罩定义？型埋层注入区域，注入硼，快速热退火，形成？型埋层；
[0010]3)淀积？型外延；
[0011]4)用光罩定义深~阱注入区域，注入磷，高温推阱，形成深~阱；
[0012]5)淀积311用光罩定义有源区，刻蚀掉有源区上的311然后刻蚀浅沟槽隔离，并填充肌0，磨平，去掉311形成浅沟槽隔离；
[0013]6)用光罩定义~阱注入区域，注入磷，形成~阱；
[0014]7)用光罩定义~型漂移区，注入磷，形成~型漂移区；
[0015]8)用光罩定义？阱注入区域，注入硼，形成？阱；
[0016]9)用光罩定义？型区域，进行高能量硼注入，在~型漂移区和~型埋层之间形成一层用于隔离~型埋层和漏端的？型区域；
[0017]10)生长栅氧化层，并淀积多晶硅，用光罩定义？型体区，进行多晶硅刻蚀，然后进行硼注入，形成？型体区，作为0)103的沟道；
[0018]11)多晶硅刻蚀，形成0)^)3的栅极、源极端的场板和漏极端的场板；
[0019]12)用光罩定义V和？ +的源漏注入区域，进行离子注入，形成高压端的引出和低压端V的引出，后续按照常规方法完成10103的制作。
[0020]本发明在常规0)103的制作工艺基础上，通过双深~阱扩散工艺，在漂移区下方注入了一层？型区域，将0)103的漏端和下面的~型埋层隔离开，从而使得0)103漏端对？型衬底形成…?/^/?的结构，在使用的时候，只要保证~型埋层电位大于等于0)103漏端电位和？型区域，就可以使0)103的漏端在有反向负载电压(最高407)的情况下，和？型衬底隔离，避免因~型漏端与？型衬底二极管导通而漏电；同时由于这层？型区域的引入，和~型漂移区形成即別即结构，从而还能提高0)103的击穿电压，降低0)103的导通电阻(如如!!)。
【专利附图】
【附图说明】
[0021〕图1是常规10103的结构示意图。
[0022]图2?图11是本发明实施例的漏端隔离的高压0)103的制作流程示意图。
[0023]图中附图标记说明如下:
[0024]1:？型衬底
[0025]2 4型埋层
[0026]3:？型埋层
[0027]4:？型外延
[0028]5:深?阱
[0029]6:浅沟槽隔离
[0030]7 4 阱
[0031]8
[0032]9:？阱
[0033]10:？型区域
[0034]11:栅氧化层
[0035]12:多晶硅
[0036]13:？型体区
[0037]14 ‘X
[0038]15:？^
【具体实施方式】
[0039]为对本发明的技术内容、特点与功效有更具体的了解，现结合图示的实施方式，详述如下:
[0040]本实施例的漏端隔离的高压0)103的具体制作流程，包括以下步骤:
[0041]步骤1，准备一片？型硅片，如图2所示。该？型硅片的掺杂浓度由器件设计的耐压决定，对于设计电压在407的8⑶工艺，通常要求硅片的电阻率在130^.挪左右。
[0042]步骤2，如图3所示，通过光罩定义出~型埋层(他0注入区域，进行锑(?)注入(注入剂量；注完之后12001:高温推阱40分钟，形成~型埋层2 ；接着再通过光罩定义出？型埋层$80注入区域，进行硼(8)注入(注入剂量6212个/挪2，注入能量601(67)，并通过11001:快速热退火￠1^)60秒处理，形成？型埋层3。
[0043]步骤3，淀积？型外延邮?〗)4，如图4所示。？型外延4的浓度和厚度由高压0)103器件的耐压以及漏端隔离需要的耐压共同决定，本实施例对于407的803工艺，要同时满足漏端隔离需要的耐压，？型外延4的厚度为6 VIII，电阻率为10011111.0111。
[0044]步骤4，如图5所示，通过光罩定义出深~阱(0丽)注入区域，进行磷(巧的注入(注入剂量3212个/挪2，注入能量2000X60，注完之后11751:高温推阱120分钟，形成深?阱5。
[0045]深~阱5注入的区域是在漏端隔离0003器件的外围一圈，其浓度和宽度需要满足横向？册耐压的需求，深度需要和下面的~型埋层2短接在一起，使~型埋层2之内的？型区域和外面的？型区域隔离开。
[0046]步骤5，如图6所示，淀积311然后通过光罩定义出有源区，刻蚀掉有源区上的311然后刻蚀出浅沟槽隔离(311),并填充二氧化硅￠110),通过化学机械研磨(⑶?)磨平后，去掉311形成浅沟槽隔离6结构。该浅沟槽隔离6结构同时作为0)103的漂移区场氧。
[0047]步骤6，如图7所示，通过光罩定义出~阱(丽)注入区域，进行2次磷注入(第一次注入剂量5212个/挪2，注入能量3501(6？；第二次注入剂量2.2212个/挪2，注入能量501(6^),形成~阱7。然后再通过光罩定义出0)103的~型漂移区⑶办1代)，注入磷(注入剂量3212个/挪2，注入能量3001(6^)，形成~型漂移区8。^型漂移区8注入的能量和剂量需要满足能和后续形成的？型区域10形成￠6(11106(1 8111-^06 ？161山降低表面电场)结构。
[0048]步骤7，如图8所示，通过光罩定义出？阱挪)注入区域，进行3次硼注入(第一次注入剂量5211个/挪2，注入能量12001(67 ；第二次注入剂量2212个/挪2，注入能量5001(6^ ；第三次注入剂量6212个/挪2，注入能量1001(60，形成？阱9 ；然后再通过光罩定义出用于隔离~型埋层2和漏端的？型区域，进行高能量硼注入(注入剂量3212个/挪2，注入能量15001(6^),形成？型区域10。
[0049]？阱9的深度要求能够和？型埋层3、？型区域10相连，以形成隔离结构；？阱9的浓度需要满足横向耐压407的要求。
[0050]？型区域10的深度和浓度要求能够满足隔离漏端的耐压要求和对~型埋层2的耐压要求，并且能和~型漂移区8形成即別即效果。
[0051]步骤8，如图9所示，生长栅氧化层11，并淀积多晶硅12，通过光罩定义出？型体区(户^办)，进行多晶硅刻蚀，刻蚀完后进行硼注入(注入剂量3213个/挪2，注入能量1501(6^，注入角度30度)，形成0.5 VIII左右的？型体区13作为0)103的沟道。
[0052]步骤9，如图10所示，通过光罩定义出栅极多晶硅(职仏即匕)和漂移区场氧上的场板多晶硅，进行多晶硅刻蚀，形成0)^)3的栅极、源极端的场板和漏极端的场板。
[0053]步骤10，如图11所示，通过光罩定义出矿和？进行V离子注入(注入砷，注入剂量5215个/挪2，注入能量501(6^)，形成高压端矿的引出⑶+14)；进行矿离子注入(注入硼，注入剂量2215个/挪2，注入能量201(64，形成低压端？+的引出+15)。
[0054]步骤11，进行后续工艺(包括接触孔、金属层、钝化层等工艺)，将电极引出，完成10108的制作。
【权利要求】
1.漏端隔离的高压LDMOS的结构，其特征在于:N型漂移区和N型埋层之间有一层用于隔离漏端和N型埋层的P型区域，该P型区域与P阱相连。
2.权利要求1所述漏端隔离的高压LDMOS的制作方法，其特征在于，步骤包括: 1)在P型衬底上，用光罩定义N型埋层注入区域，注入锑，高温推阱，形成N型埋层； 2)用光罩定义P型埋层注入区域，注入硼，快速热退火，形成P型埋层； 3)淀积P型外延; 4)用光罩定义深N阱注入区域，注入磷，高温推阱，形成深N阱； 5)淀积SiN，用光罩定义有源区，刻蚀掉有源区上的SiN，然后刻蚀浅沟槽隔离，并填充ΗΤ0,磨平，去掉SiN，形成浅沟槽隔离； 6)用光罩定义N阱注入区域，注入磷，形成N阱； 7)用光罩定义N型漂移区，注入磷，形成N型漂移区； 8)用光罩定义P阱注入区域，注入硼，形成P阱； 9)用光罩定义P型区域，进行高能量硼注入，在N型漂移区和N型埋层之间形成一层用于隔离N型埋层和漏端的P型区域； 10)生长栅氧化层，并淀积多晶硅，用光罩定义P型体区，进行多晶硅刻蚀，然后进行硼注入，形成P型体区，作为LDMOS的沟道； 11)多晶硅刻蚀，形成LDMOS的栅极、源极端的场板和漏极端的场板； 12)用光罩定义N+和P+的源漏注入区域，进行离子注入，形成高压端N +的引出和低压端P+的引出，后续按照常规方法完成LDMOS的制作。
3.根据权利要求2所述的方法，其特征在于，步骤I)，1200°C推阱40分钟。
4.根据权利要求2所述的方法，其特征在于，步骤3)，P型外延厚度为6μπι，电阻率为lOohm.cm0
5.根据权利要求2所述的方法，其特征在于，步骤4)，1175°C推阱2小时。
6.根据权利要求2所述的方法，其特征在于，深N阱和N型埋层相连。
7.根据权利要求2所述的方法，其特征在于，P阱和P型埋层、P型区域相连。
8.根据权利要求2所述的方法，其特征在于，步骤9)，硼注入能量为1500Kev。
9.根据权利要求2所述的方法，其特征在于，步骤10)，硼注入角度为35度。
10.根据权利要求2所述的方法，其特征在于，P型体区的长度为0.5 μπι。
【文档编号】H01L29/78GK104465779SQ201410835958
【公开日】2015年3月25日 申请日期:2014年12月24日 优先权日:2014年12月24日
【发明者】邢军军 申请人:上海华虹宏力半导体制造有限公司