技术编号:7101753
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种半导体集成电路制造工艺方法,特别是涉及一种半导体器件的交替排列的P柱和N柱的形成方法。背景技术交替排列的P型半导体薄层和N型半导体薄层结构即交替排列的P柱和N柱结构被广泛的应用于各种半导体器件中,如超级结半导体器件。现有半导体器件的交替排列的P柱和N柱的形成方法包括步骤如图1A所示,先在半导体衬底11上生长N或P型硅外延层12。如图1B所示,然后在硅外延层12上刻蚀深沟槽13。如图1C所示,最后用P或N硅外延14填充深沟槽13,从而形成交替排...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。