技术编号：7102057
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明一般地涉及半导体领域，更具体地来说，涉及集成电路结构。背景技术半导体集成电路(IC)制造涉及在半导体晶圆上形成具有设计图案的多个材料层。每个层都必须与先前的层对准，使得所形成的电路能够顺利地进行工作。为了这种目的使用各种标记。例如，对准标记用于光掩模和半导体晶圆之间的对准。在另一实例中，重叠标记用于监控晶圆上的层之间的重叠偏离。随着半导体技术继续进步到具有较小的特征尺寸的电路布局，对准要求变得更加严格，并且期望对准/重叠标记占用更小的晶圆面积。然而，...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。