专利名称：用于电子束芯片中重叠标记的结构和方法
技术领域：
本发明一般地涉及半导体领域，更具体地来说，涉及集成电路结构。
背景技术：
半导体集成电路(IC)制造涉及在半导体晶圆上形成具有设计图案的多个材料层。每个层都必须与先前的层对准，使得所形成的电路能够顺利地进行工作。为了这种目的使用各种标记。例如，对准标记用于光掩模和半导体晶圆之间的对准。在另一实例中，重叠标记用于监控晶圆上的层之间的重叠偏离。随着半导体技术继续进步到具有较小的特征尺寸的电路布局，对准要求变得更加严格，并且期望对准/重叠标记占用更小的晶圆面积。然而，目前的重叠标记占用较大的芯片面积并且由于用于监控重叠标记的光学工具的分辨率而不能缩小太多。在这种情况下，更多的芯片面积需要用于重叠标记，导致更高的制造成本和芯片成本。此外，如果在电路区域中需要额外的重叠标记，则由于重叠标记大小和放置/布线问题而面临更多挑战。因此，期望提供用于监控和控制具有更小的硅面积的芯片内重叠的重叠测量方法和结构。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种集成电路(IC)结构，包括:半导体衬底，具有第一区域和第二区域，所述第二区域的面积小于大约10微米X10微米；第一材料层，位于所述半导体衬底的上方，并被图案化以在所述第一区域中具有第一电路部件以及在所述第二区域中具有第一标记；以及第二材料层，位于所述第一材料层的上方，并被图案化以在所述第一区域中具有第二电路部件以及在所述第二区域中具有第二标记，其中所述第一标记包括:在第一方向上定向的多个第一标记部件和在第二方向上定向的多个第二标记部件，所述第二方向与所述第一方向垂直；以及所述第二标记包括:在所述第一方向上定向的多个第三标记部件和在所述第二方向上定向的多个第四标记部件。在该IC结构中，所述第一标记部件、所述第二标记部件、所述第三标记部件和所述第四标记部件的每一个都具有可通过电子束显微镜分辨的宽度。在该IC结构中，所述第一电路部件和所述第二电路部件包括从由以下部件对组成的组中所选择的一对部件:有源区域和栅电极；栅电极和接触部件；接触部件和金属线；金属线和通孔部件；以及通孔部件和另一金属线。在该IC结构中，所述第一电路部件和所述第二电路部件分别包括有源区域和注入区域。在该IC结构中，所述第三标记部件中的一个与所述第一标记部件中对应的一个重叠，使得所述第三标记部件中的一个未覆盖所述第一标记部件中对应的一个的部分。在该IC结构中，所述第一标记和所述第二标记被定位在主电路区域内。在该IC结构中，所述第一材料层被图案化以具有多个标记，所述多个标记包括:设置在主电路区域中的标记的第一子集和设置在划线区域中的标记的第二子集，所述划线区域环绕所述主电路区域。在该IC结构中，所述第一标记和所述第二标记为重叠标记，所述重叠标记被设计为监控所述第一材料层和所述第二材料层之间的重叠。 在该IC结构中，所述第一标记包括第一线部件，所述第一线部件的第一宽度大于所述第一电路部件的宽度；以及所述第二标记包括第二线部件，所述第二线部件的第二宽度大于所述第二电路部件的宽度。根据本发明的另一方面，提供了一种集成电路(IC)结构，包括:半导体衬底；多个材料层，形成在所述半导体衬底上方，所述材料层中的每一个都在其中包括电路图案；以及多个重叠标记，形成在所述多个材料层中，所述多个重叠标记包括在第一材料层中的第一重叠标记以及在第二材料层中的第二重叠标记，其中，在重叠标记区域中堆叠所述第一重叠标记和所述第二重叠标记。在该IC结构中，所述重叠标记区域的面积小于I/微米X I/微米。在该IC结构中，所述第一重叠标记包括沿着第一方向的第一线部件，其中，所述第一线部件以在第一边缘和第二边缘之间限定出第一宽度的方式在第二方向上扩展，所述第二方向与所述第一方向垂直；所述第二重叠标记包括沿着第一方向的第二线部件，其中，所述第二线部件以在第三边缘和第四边缘之间限定出第二宽度的方式在所述第二方向上扩展；所述第二宽度小于所述第一宽度；在所述第一边缘和所述第三边缘之间限定出第一水平距离Yl ;在所述第二边缘和所述第四边缘之间限定出第二水平距离Y2 ;以及所述第二方向上的第一重叠偏移被限定为Oil_Y2)02。在该IC结构中，所述第一重叠标记包括沿着所述第二方向的第三线部件，其中，所述第三线部件以在第五边缘和第六边缘之间限定出第三宽度的方式在所述第一方向上扩展；所述第二重叠标记包括沿着所述第二方向的第四线部件，其中，所述第四线部件以在第七边缘和第八边缘之间限定出第四宽度的方式在所述第一方向上扩展；所述第四宽度小于所述第三宽度；在所述第五边缘和所述第七边缘之间限定出第三水平距离Xi ;在所述第六边缘和所述第八边缘之间限定出第四水平距离Χ2;以及所述第一方向上的第二重叠偏移被限定为(Χ1_Χ2)02。在该IC结构中，部分所述第一线部件没有被所述第二线部件覆盖，使得来自所述第一线部件的暴露部分的次级电子信号被收集用于重叠分析。在该IC结构中，在划线环绕的电路区域中设置所述多个重叠标记。根据本发明的又一方面，提供了一种方法，包括:图案化衬底，以在第一区域中形成第一电路部件以及在第二区域中形成第一重叠部件；图案化所述衬底上方的材料层，以在所述第一区域中形成第二电路部件以及在所述第二区域中形成第二重叠部件；将电子束指向所述衬底的所述第二区域；以及检测来自所述第一重叠部件的第一重叠信号和来自所述第二重叠部件的第二重叠信号用于重叠分析。在该方法中，检测来自所述第一重叠部件的第一重叠信号和来自所述第二重叠部件的第二重叠信号包括:次级电子的第一电子信号和第二电子信号。在该方法中，在所述第一方向上定向所述第一重叠部件和所述第二重叠部件；以及将电子束指向所述衬底的所述第一区域包括:在第二方向上扫描所述电子束，所述第二方向与所述第一方向垂直。在该方法中，图案化衬底以在第一区域中形成第一电路部件以及在第二区域中形成第一重叠部件包括:形成浅沟槽隔离部件，以将第一有源区域限定为所述第一电路部件以及将第二有源区域限定为所述第一重叠部件；所述材料层是半导体材料的衬底；以及图案化材料层以在所述第一区域中形成第二电路部件以及在所述第二区域中形成第二重叠部件包括:对所述衬底实施离子注入，以形成第一掺杂区域作为所述第二电路部件以及形成第二掺杂区域作为所述第二重叠部件。在该方法中，图案化衬底以在第一区域中形成第一电路部件以及在第二区域中形成第一重叠部件包括:在所述衬底上方形成下层的材料层；以及选择性地蚀刻所述下层的材料层，以形成所述第一电路部件和所述第一重叠部件。
当结合附图进行阅读时，根据以下详细描述更好地理解本公开内容。应该强调的是，根据工业的标准实践，各种部件没有按比例绘制。实际上，为了讨论的清楚，可以任意增大或减小各种部件的尺寸。此外，为了简化在所有附图中没有示出所有部件。图1是用于监控根据本公开内容的各个方面构造的重叠标记和临界尺寸(CD)标记的基于电子的系统的一个实施例的示意图。图2是在一个或多个实施例中根据本公开内容的各个方面配置的基于电子的标记结构的俯视图。图3是在一个实施例中根据本公开内容的各个方面配置的基于电子的标记结构的部分截面图。图4和图5是在其他实施例中根据本公开内容的各个方面配置的基于电子的重叠标记结构的部分截面图。图6A、图6B和图6C是在各个实施例中根据本公开内容的各个方面配置的基于电子的标记结构的部分俯视图。图7A至图7J是在各个实施例中根据本公开内容的各个方面配置的基于电子的标记结构的部分俯视图。图8A、图8B和图8C是在各个实施例中根据本公开内容的各个方面配置的基于电子的标记结构的部分俯视图。图9A和图9B是在各个实施例中根据本公开内容的各个方面配置的基于电子的标记结构的部分俯视图。图10A、图10B、图1OC和图1OD是在各个实施例中具有根据本公开内容的各个方面配置的多个基于电子的标记结构的集成电路衬底的部分俯视图。图11是制造和利用根据本公开内容的各个方面构造的基于电子的标记的方法的流程图。
具体实施例方式本公开内容总的来说涉及光刻系统以及利用这种系统的方法。然而，应该理解，以下公开提供了用于实施本发明的不同部件的许多不同的实施例或实例。以下描述元件和配置的具体实例以简化本公开内容。当然，这些仅仅是实例而不用于限制。此外，本公开内容可以在各个实例中重复参考标号和/或字母。这种重复是为了简化和清楚的目的，并且其本身没有规定所讨论的各个实施例和/或结构之间的关系。此外，以下第一部件形成在第二部件上方的描述可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且还可以包括可以形成额外部件夹置在第一部件和第二部件之间使得第一部件和第二部件没有直接接触的实施例。图1示出了用于监控根据本公开内容的各个方面构造的重叠标记或临界尺寸(CD)标记的基于电子的系统100的示意图。参照图1，统一描述了系统100以及将其用于检查基于电子的标记的方法。基于电子的系统100为基于电子的计量技术，其利用基于电子的成像用于各种监控、测量和/或分析。在一个实施例中，基于电子的系统100包括电子显微镜,诸如扫描电子显微镜。基于电子的系统100提供比光学显微镜高的成像分辨率，因为能够使电子束具有更短的波长。然而，电子显微镜用于临界尺寸(CD)的测量而不用于重叠测量和分析。为了能够使基于电子的系统100监控、测量和分析重叠标记，对应的重叠标记需要适当地进行设计和配置并且为了有效性和效率进一步结合到本发明的电路结构和集成电路制造流程中。在各个实施例中，本公开内容提供了基于电子的重叠标记、制造该重叠标记的方法以及通过基于电子的系统的其使用方法。基于电子的系统100包括提供粒子束的粒子源102。在本实施例中，粒子源为电子源，并且粒子束为电子束。在又一实施例中，源102为电子枪，该电子枪具有生成电子的机构(诸如通过热电子发射)。在具体实例中，电子枪包括被设计和偏置以热发射电子的钨(或其他适当材料)丝。在图1中，电子束104被示为来自源并指向要进行检测的样本的入射电子束。基于电子的系统100包括一个或多个透镜106以影响来自源102的电子入射束104用于成像效果。在一个实施例中，透镜106包括聚光透镜以将电子束104聚焦为较小直径，并且还包括被适当配置的物镜。诸如磁体的各种透镜被设计为向电子提供压力用于诸如聚焦的适当成像效果。基于电子的系统100还包括扫描器108,以特定模式(诸如光栅模式)偏转用于扫描样本的特定区域的电子束104。在本实施例中，要检测的样本为用于集成电路的晶圆110。扫描器108用于将电子束104导向位于晶圆台112上的晶圆110。在一个实例中，扫描器108可以包括一个或多个线圈，该线圈用于在两个垂直方向上偏转电子束104，使得在晶圆110的表面区域上方扫描电子束。在一个实施例中，晶圆台112可操作地进行移动使得电子束104被导向形成在晶圆110上方的各种基于电子的重叠标记。晶圆110包括多个基于电子的标记，在主电路区域、框区域和/或划线区域中设置的相同标记区域106中堆叠该多个基于电子的标记。在本实施例中，基于电子的标记为用于监控、测量和分析晶圆110上的各种材料层之间的重
叠的重叠标记。在一个实施例中，晶圆110包括位于主电路区域、芯片框区域和划线区域的不同位置的多个标记区域116。多个标记区域的每一个都包括在该区域中堆叠的多个基于电子的标记。在本实施例中，在一个区域中堆叠的多个基于电子的标记为用于确定(诸如监控或测量)形成在晶圆上的两个图案化电路层之间的重叠误差的重叠标记。如果重叠误差大于可接受范围，则可以启动重做工艺，诸如去除覆盖的图案化电路层和形成另一图案化电路层，结果是重新优化用于接下来要进行加工的一批芯片的曝光工具控制算法。系统100还包括检测器118，以接收来自晶圆110的信号(或重叠信号)。重叠信号为来自衬底的能量流，并且通过入射电子束104和晶圆110之间的相互作用而生成。重叠信号来自晶圆HO的特定区域，诸如入射电子束104的点。在一个实例中，检测器118被设计为可操作地移动和接收来自晶圆110的预期重叠信号。在一个实施例中，重叠信号包括:反射电子，该反射电子是在与晶圆110的原子相互作用(诸如弹性碰撞)之后从衬底反射的入射电子束104。在另一实施例中，重叠信号包括电子，该电子是通过入射电子束104和晶圆110的原子之间的弹性碰撞从衬底中生成的次级电子。在又一实施例中，重叠信号包括在入射电子束104和晶圆110的原子之间的弹性碰撞之后从衬底发射的电磁辐射。在又一实施例中，重叠信号包括晶圆中的电流。电流来自晶圆吸收的入射电子束，因此被称为射束电流。在每个实施例中，利用适当的机构设计检测器118，以有效地检测重叠信号(电子、电磁辐射或电流)。检测器118进一步进行定位和配置用于适当的检测。例如，如果重叠信号为射束电流，检测器118可以连接至晶圆用于电流检测。基于电子的系统100可以进一步包括其他元件和模块。在一个实例中，基于电子的系统100包括被设计和配置为将重叠信号放大到更高级别的放大器。在另一实例中，基于电子的系统100包括显示模块，以显示人眼可以看到的扫描图案。在另一实例中，基于电子的系统100还包括用于基于检测数据和扫描图像进行提取和分析的模块。图2是根据本公开内容的各个方面构造的基于电子的标记结构120的一个实施例的俯视图。基于电子的标记结构120可用于通过基于电子的系统100进行重叠监控、测量和分析。图3是一个实施例中的基于电子的标记结构120的部分截面图。参照图2和图3统一描述了基于电子的标记结构120、其制造方法和利用基于电子的标记结构的方法。基于电子的标记结构120形成在诸如硅晶圆的集成电路衬底122上方。另外地或可选地，衬底122可以包括锗、硅锗、砷化镓或其他适当的半导体材料。衬底122可以包括各种掺杂区域、介电部件和/或多层互连的一部分。在一个实施例中，衬底122包括各种掺杂部件用于各种微电子元件，诸如互补金属氧化物半导体场效应晶体管(CM0SFET)、成像传感器、存储单元和/或电容元件。在另一实施例中，衬底122包括导电材料部件和介电材料部件，将导电材料部件和介电材料部件分别配置成连接和隔离各种微电子部件。在另一实施例中，衬底122包括形成在其上的一个或多个材料层。衬底122包括通过两个正交方向X和Y限定的顶面122a。在与X和Y方向都垂直(或者垂直于顶面122a)的方向上限定第三方向Z。在一个实施例中，基于电子的重叠标记结构120包括:形成在衬底122的标记区域128中的第一重叠标记124和第二重叠标记126。第二重叠标记126堆叠在第一重叠标记124上方。由于基于电子的标记结构120被设计为通过基于电子的系统100进行检测，所以容纳第一和第二重叠标记(124和126)的标记区域128的尺寸较小，使得用于确定重叠的光学显微镜不能够看清(利用足够的分辨率进行检测)标记结构120。标记区域128在第一方向X和第二方向Y上扩展。在一个实例中，标记区域128的面积小于大约10微米XlO微米。在另一实例中，标记区域128的最长尺寸小于大约10微米。在另一实例中，标记区域128为矩形区域，该矩形区域具有小于10微米的长度和小于5微米的宽度。在一个实施例中，第一重叠标记124形成在第一材料层中，并且第二重叠标记126形成在第二材料层中。在一个实施例中，第一材料层或第二材料层包括重叠标记、用于临界尺寸(⑶)测量的部件和电路部件。在本实施例中，重叠标记结构120形成在具有金属层和通孔层的互连结构中。重叠标记结构120形成有互连部件(例如，金属线、接触件和通孔)。金属层包括多条金属线，并且通孔层包括多个通孔部件，多个通孔部件被配置成垂直地将金属层中的金属线连接至相邻金属层中的对应金属线。在一个实例中，互连结构包括铝(诸如铝(Al)或铝铜(AlCu)合金)以形成各种金属线和通孔部件。在这种情况下，可以通过金属沉积和金属蚀刻形成金属线。通孔部件可以通过沟槽蚀刻和金属填充来形成。在另一实例中，金属线和通孔部件可以通过以下程序形成，该程序包括:蚀刻介电层以形成沟槽；沉积AlCu合金以填充沟槽并沉积在介电层上方；以及蚀刻沉积的AlCu合金以形成金属线。在另一实例中，互连结构包括可通过镶嵌工艺形成的钨(或其他适当金属)的接触部件(或通孔部件)。镶嵌工艺包括:蚀刻介电层以形成沟槽、利用钨填充沟槽以及实施抛光工艺以去除沉积在介电层上方的多余钨。在又一实例中，互连结构包括可以通过镶嵌工艺(诸如单镶嵌工艺或双镶嵌工艺)形成的铜金属线和通孔部件。在本实例中，第一重叠标记124形成在金属层中，并且第二重叠标记126形成在通孔层中。在可选实例中，第一重叠标记124形成在通孔层中，并且第二重叠标记126形成在金属层中。重叠标记结构120形成有功能互连部件(诸如金属线、通孔/接触件)，使得在与形成互连结构的对应互连部件的相同程序中形成重叠标记结构120。例如，当标记部件在通孔层中时，在与通孔层中形成对应通孔部件相同的工艺中同时形成标记部件。在另一实例中，当标记部件在金属层中时，在与金属层中形成对应金属线相同的工艺中同时形成标记部件。在一个实施例中，第一重叠标记124和第二重叠标记126的每一个都包括多个标记部件，该多个标记部件分别在两个正交方向上进行定向且被设计为在两个方向上确定重叠误差。具体地，标记区域128包括:用于在X方向上定向的标记部件的第一子区域130和用于在Y方向上定向的标记部件的第二子区域132。此外，第一重叠标记124包括在Y方向上定向的第一 Y定向标记部件134以及在X方向上定向的第一 X定向标记部件136。类似地，第二重叠标记126包括在Y方向上定向的第二 Y定向标记部件138以及在X方向上定向的第二 X定向标记部件140。图3仅示出了在第一子区域130中定位的标记部件(第一Y定向标记部件134和第二 Y定向标记部件138)。第二重叠标记126在标记区域128中堆叠在第一重叠标记124上方，使得第一重叠标记124的标记部件至少部分没有被第二重叠标记126的标记部件所覆盖，以具有可从第一重叠标记124检测的重叠信号来用于确定重叠误差。其中形成第二重叠标记126的第二材料被形成为对于电子不透明。
本实施例中，第一 Y定向标记部件134、第一 X定向标记部件136、第二 Y定向标记部件138或第二 X定向标记部件140为周期性地配置的平行线部件。在又一实施例中，平行线具有相等的线宽度并且在两条相邻线之间具有相等线间隔。在一个实例中，第二 Y定向标记部件138被设计为分别接合在第一 Y定向标记部件134上方。在另一实例中，第一 Y定向标记部件134包括第一线宽度Wl，第二 Y定向标记部件138包括充分小于Wl的第二线宽度W2，使得第一 Y定向标记部件134和第一 X定向标记部件136至少部分被暴暴露(没有被第二重叠标记126的标记部件覆盖)。 具体地，如图2和图3所示，第一 Y定向标记部件134都包括沿着X方向具有尺寸Xl的第一暴露部分和沿着X方向具有尺寸X2的第二暴露部分。在根据本实施例的设计布局中，Xl等于X2。然而，由于制造中的重叠误差，在第一 Y定向标记部件134和第二 Y定向标记部件138之间存在偏离或偏移。在这种情况下，Xl不等于X2。可以通过Xl和X2确定X方向上的重叠误差。在本实施例中，可以通过与第一Y定向标记部件134和第二Y定向标记部件138相关联的Xl和X2确定X方向上的重叠误差(X方向上的偏移或X_shift)，公式为 X_shift = (Χ2-Χ1)/2。类似地，如图2所示，第一 X定向标记部件136都包括沿着Y方向具有尺寸Yl的第一暴露部分和沿着Y方向具有尺寸Y2的第二暴露部分。在根据本实施例的设计布局中，Yl等于Y2。然而，由于制造中的重叠误差，在第一 X定向标记部件136和第二 X定向标记部件140之间存在偏离或偏移。在这种情况下，Yl不等于Y2。可以通过Yl和Y2确定Y方向上的重叠误差。在本实施例中，可以通过与第一 X定向标记部件136和第二 X定向标记部件140相关联的Yl和Y2确定Y方向上的重叠误差(Y方向上的偏移或Y_shift)，公式为Y_shift = (Υ2-Υ1)/2。在沉积和图案化对应(第一或第二)材料层的工艺期间，在具有对应电路部件的衬底122上方形成重叠标记124或重叠标记126。在一个实例中，第一重叠标记124或第二重叠标记126的形成包括:涂覆光刻胶层，曝光光刻胶层，显影光刻胶层以形成具有在其中限定的开口的图案化光刻胶层；以及将图案化光刻胶层用作蚀刻掩模通过图案化光刻胶层的开口蚀刻下面的(第一或第二)材料层。在重叠标记124和126形成在衬底122上方之后，尤其在第二材料层中形成第二重叠标记126的蚀刻步骤之后，衬底122被传送到基于电子的系统中，以测量重叠误差并进一步测量电路部件的临界尺寸(CD)。在一个实例中，基于电子的计量系统是图1所示基于电子的系统100。在测量第一重叠标记124和第二重叠标记126之间的重叠误差期间，电子束被导向重叠标记结构120，尤其是标记区域128中的重叠标记结构的点。然后，在标记区域128中的重叠标记结构的上方扫描电子束。具体地，沿着X方向扫描第一 Y定向标记部件134和第二 Y定向标记部件138以沿着X方向形成标记部件134和138的轮廓图像(或图像)。类似地，沿着Y方向扫描第一 X定向标记部件136和第二 X定向标记部件140以沿着Y方向形成标记部件136和140的轮廓图像(或图像)。通过基于电子的计量系统的检测器接收重叠标记结构120的重叠信号，以用于确定重叠，诸如重叠测量和分析。当扫描Y定向标记部件时，重叠信号包括来自第一 Y定向标记部件134 (具体地，暴露部分)的第一信号和来自第二 Y定向标记部件138的第二信号。当扫描X定向标记部件时，重叠信号包括来自第一 X定向标记部件136 (具体地，暴露部分)的第一信号和来自第二 X定向标记部件140的第二信号。在一个实施例中，重叠信号包括:在入射电子和晶圆的原子互相作用之后来自晶圆表面的次级电子。在所公开的半导体结构和重叠标记结构的对应结构的各个实施例中，在每个具体实施例中可以具有一个以上的以下优点。在一个实例中，由于基于电子的重叠标记结构120相对于基于光学的重叠标记具有更小的尺寸，所以对于更多集成电路和/或更多数量的基于电子的重叠标记来说节省了晶圆面积。在另一实例中，通过诸如基于电子的系统100的基于电子的计量系统来测量重叠和CD。这将节省计量成本，因为在相同程序中实施CD测量和重叠测量，该相同程序包括:将晶圆传送至基于电子的系统、测量CD、测量重叠以及此后将晶圆移出基于电子的计量系统。在又一实例中，由于利用蚀刻之后晶圆上方的电路部件形成基于电子的重叠标记，所以测量的重叠误差比基于光学的重叠标记更加精确。相反，基于光学的重叠标记在显影光刻胶之后形成在光刻胶层上方，由此测量的重叠误差反映图案化光刻胶层和第一材料层之间的重叠误差。在将图案从图案化光刻胶层转印到上覆第一材料层的第二材料层的蚀刻工艺之后，重叠误差会发生变化并且不同于在蚀刻工艺期间引入的各种偏离之后测量的重叠误差。在又一实例中，设计基于电子的标记结构120，使得基于电子的计量系统能够以减小或消除充电问题(charging issue)来测量重叠误差，因为第一重叠标记124和第二重叠标记126导电。如果重叠标记形成在图案化光刻胶层中并在该级中测量，充电问题会使测量质量劣化。在又一实例中，基于电子的标记结构120包括第一 Y定向标记部件134、第一 X定向标记部件136、第二 Y定向标记部件138和第二 X定向标记部件140。每一组标记部件都包括在相同方向上定向的多条平行线。因此，可以使用基于来自相同组中的多个标记部件的数据的统计平均以更高的精度来确定重叠误差。特别地，由于在每个组中都存在多个标记部件，所以可以仅对相同组中的标记部件子集取平均或者仅测定相同组中的标记部件子集之后，减少与图案密度相关联的蚀刻负载效应或成像负载效应。可选或另外地，如果任意一个标记部件被损坏或具有缺陷，则可以排除来自损坏的标记部件的数据。尽管重叠标记结构120形成在互连结构中，但重叠标记结构不仅限于互连结构中并且可以延伸到其他材料层来用于确定重叠。图4是根据另一实施例的各个方面构造的基于电子的标记结构120的部分截面图。参照图2和图4，以下根据该实施例描述重叠标记结构 120。基于电子的标记120形成在集成电路衬底122上方。衬底122包括通过两个正交方向X和Y限定的顶面122a。在与X和Y方向都垂直的方向上限定第三方向Z。在一个实施例中，基于电子的重叠标记结构120包括:形成在衬底122的标记区域128中的第一重叠标记124和第二重叠标记126。第二重叠标记126堆叠在第一重叠标记124上方。由于基于电子的标记结构120被设计为通过基于电子的系统100进行检测，所以容纳第一和第二重叠标记(124和126)的标记区域128的尺寸较小，使得用于确定重叠的光学显微镜不能够看清标记结构120。图4中的重叠标记结构120类似于图3中的重叠标记结构120。然而，第一重叠标记124形成在衬底122中，以及第二重叠标记126形成在衬底上的材料层中。在本实施例中，第一重叠标记124形成在衬底122中，以及第二重叠标记126形成在用于栅电极的导电层(或栅极层)中。换言之，第一重叠标记124形成在半导体材料层中，以及第二重叠标记126形成在用于栅电极的导电层中。诸如STI部件的各种介电隔离部件146形成在衬底122中。介电隔离部件146限定被称为有源区域的各种半导体区域。各种电路部件和器件形成在有源区域中。对于场效应晶体管来说，栅电极形成在有源区域上并且栅极介电材料部件介于栅电极之间。栅电极和栅极介电部件统称为栅叠层。在本实施例中，通过衬底122的有源区域形成和限定第一重叠标记124。通过有源区域上的栅叠层形成和限定第二重叠标记126。在一个实施例中，第一重叠标记124和第二重叠标记126的每一个都包括分别在两个正交方向上定向的多个标记部件并且被设计用于确定两个方向上的重叠误差。具体地，第一区域128包括用于在X方向上定向的标记部件的第一子区域130和用于在Y方向上定向的标记部件的第二子区域132。此外，第一重叠标记124包括在Y方向上定向的第一Y定向标记部件134和在X方向上定向的第一 X定向标记部件136。类似地，第二重叠标记126包括:在Y方向上定向的第二 Y定向标记部件138和在X方向上定向的第二 X定向标记部件140。图4仅示出了位于第一子区域130中的标记部件(第一 Y定向标记部件134和第二 Y定向标记部件138)。参照图4，第一 Y定向标记部件134为多个有源区域，第二 Y定向标记部件138为多个栅电极(或栅叠层)。栅极介电部件包括介电材料，诸如氧化硅、高k介电材料或其他适当的介电材料。栅电极包括:诸如铝、铜、钨、其他金属、氮化钛、金属硅化物、多晶硅的导电材料和/或其他适当的导电材料。图5是根据另一实施例中的各个方面构造的基于电子的标记结构120的部分截面图。参照图2和图5，以下根据该实施例描述重叠标记结构120。基于电子的标记结构120形成在衬底122上方。衬底122包括硅或其他半导体材料。在一个实施例中，基于电子的重叠标记结构120包括形成在衬底122的标记区域128中的第一重叠标记124和第二重叠标记126。图5中的重叠标记结构120类似于图3或图4中的重叠标记结构120。然而，第一重叠标记124和第二重叠标记126都形成在衬底122中，尤其形成(或嵌入)在衬底122的半导体材料层中。诸如STI部件的各种介电隔离部件146形成在衬底122中，并限定各种半导体区域作为有源区域。各种掺杂阱形成在有源区域中。在本实施例中，第一重叠标记124中的标记部件134为通过介电隔离部件146限定的有源区域。第二重叠标记126中的标记部件138为多个掺杂阱，多个掺杂阱通过包括离子注入的相同工艺与功能掺杂阱形成在一起。在一个实施例中，第一重叠标记124和第二重叠标记126的每一个都包括分别在两个正交方向上定向的多个标记部件并且被设计用于确定两个方向上的重叠误差。具体地，标记区域128包括用于在X方向上定向的标记部件的第一子区域130和用于在Y方向上定向的标记部件的第二子区域132。此外，第一重叠标记124包括在Y方向上定向的第一Y定向标记部件134和在X方向上定向的第一 X定向标记部件136。类似地，第二重叠标记126包括在Y方向上定向的第二 Y定向标记部件138和在X方向上定向的第二 X定向标记部件140。图5仅示出了位于第一子区域130中的标记部件(第一 Y定向标记部件134和第二 Y定向标记部件138)。参照图5,以暴露第一 Y定向标记部件的至少一部分的方式配置作为第二 Y定向标记部件的掺杂阱138。特别地，第一 Y定向标记部件134具有第一宽度W1，第二 Y定向标记部件138具有第二宽度W2。Wl大于WZ0在本实施例中，第二 Y定向标记部件138设置在有源区域134中，使得有源区域134包括具有如图5所示的对应尺寸Xl和X2的暴露部分。类似地，针对X方向上的重叠误差，参数Xl和X2通过基于电子的系统来确定。掺杂阱138可以包括η型掺杂物(诸如磷或砷)，并且被称为η阱。掺杂阱138可以包括P型掺杂物(诸如硼或镓)，并且被称为P讲。尽管上面提供了重叠标记结构120的各种实施例，但其他实施例可以具有不同的材料层和/或不同的结构。图6Α、图6Β和图6C是根据各种实施例的重叠标记结构148的部分俯视图。重叠标记结构148包括第一 Y定向标记部件134和第二 Y定向标记部件138。重叠标记结构148可以为图2中的重叠标记结构120的一部分，诸如第一区域130中的部分。类似于图4，第一 Y定向标记部件134为有源区域，并且第二 Y定向标记部件138为栅叠层。在图6Α中，第二 Y定向标记部件138分别位于第一 Y定向标记部件134上。在图6Β中，第二 Y定向标记部件138介于相邻有源区域134之间。在图6C中，第二 Y定向标记部件138部分地位于第一 Y定向标记部件134上方以及部分地位于STI部件上方。图7Α、图7Β、图7C和图7D是根据各个实施例的重叠标记结构150的部分俯视图。重叠标记结构150可以为图2中的重叠标记结构120的一部分，诸如第一区域130中的部分。重叠标记结构包括第一 Y定向标记部件152和第二 Y定向标记部件154。在该实施例中，第一 Y定向标记部件152为有源区域，第二 Y定向标记部件154为形成在有源区域中的掺杂阱。重叠标记结构150类似于图5中的重叠标记结构120，但进行不同配置。在图7Α中，作为第二 Y定向标记部件的掺杂阱154形成在有源区域中并扩展到STI部件下方的半导体材料。在图7Β中，重叠标记结构150包括与不同电路部件相关联的三个重叠标记。重叠标记结构150包括沿着Y方向定向的第一标记部件152、第二标记部件154和第三标记部件156。第一标记部件152为有源区域，第二标记部件154为掺杂阱，以及第三标记部件156为栅叠层。利用对应的电路部件同时形成三个标记部件。例如，利用电路区域中的功能栅叠层形成第三标记部件156。通过第一标记部件152和第二标记部件154之间的重叠误差确定有源区域和掺杂阱之间的重叠误差。通过第二标记部件154和第三标记部件156之间的重叠误差确定掺杂阱和栅叠层之间的重叠误差。第二标记部件154形成在第一标记部件152中，以及第三标记部件156位于掺杂阱和有源区域上，并且可以进一步扩展至STI部件。在图7C中，作为第二 Y定向标记部件的掺杂阱154部分形成在有源区域152中(第一 Y定向标记部件)，并且扩展至STI部件下方的半导体材料。在图7D中，重叠标记结构150包括与不同电路部件相关联的三个重叠标记。重叠标记结构150包括沿着Y方向定向的第一标记部件152、第二标记部件154和第三标记部件158。第一标记部件152为有源区域，第二标记部件154为掺杂阱，以及第三标记部件156为通过外延生长形成在硅衬底上方用于提高迁移率和器件速度的硅锗部件层。利用对应的电路部件同时形成三个标记部件。例如，利用电路区域中的硅锗部件形成第三标记部件158。在图7D所示结构中设置三个标记部件。图7E、图7F、图7G、图7H、图71和图7J是根据各个实施例的重叠标记结构159的部分俯视图。重叠标记159被设计为能够捕捉X方向和Y方向上的重叠误差。换言之，X定向标记部件和Y定向标记部件集成在一起以基本上对于X方向和Y方向的重叠误差同样敏感。重叠标记结构159包括堆叠在一起的第一标记部件152和第二标记部件154。成对的标记部件152和154被设计为监控与两个对应材料层相关联的重叠误差。在一个实例中，第一部件152可以为有源区域，并且第二标记部件154可以为形成在有源区域中的掺杂阱。在另一实例中，第一部件152可以为有源区域，第二标记部件154可以为形成在衬底中的STI部件。在另一实例中，第一部件152可以为有源区域，第二标记部件154可以为形成在有源区域上方的栅叠层。在又一实例中，第一部件152可以为栅叠层，第二标记部件154可以为形成在栅叠层上方的接触件。在又一实例中，第一部件152可以为金属线(或通孔部件)，第二标记部件154可以为形成在金属线上方的通孔部件(或形成在通孔部件上方的金属线)。在图7E中，重叠标记结构159中的第一标记部件152和第二标记部件154被设计为具有对应直径的圆。因此沿着X方向的第一标记部件和第二标记部件之间的边缘间隔(诸如XI)提供用于X方向上的重叠误差的数据。类似地，沿着Y方向的第一标记部件和第二标记部件之间的边缘间隔(诸如Yi)提供用于Y方向上的重叠误差的数据。在图7F中，重叠标记结构159中的第一部件152被设计为具有正方形形状。第二标记部件154被设计为具有圆形形状。沿着X方向的第一标记部件和第二标记部件之间的边缘间隔提供用于X方向上的重叠误差的数据。类似地，沿着Y方向的第一标记部件和第二标记部件之间的边缘间隔提供用于Y方向上的重叠误差的数据。在图7G中，重叠标记结构159中的第一部件152被设计为具有矩形形状。第二标记部件154被设计为具有圆形形状。沿着X方向的第一标记部件和第二标记部件之间的边缘间隔提供用于X方向上的重叠误差的数据。类似地，沿着Y方向的第一标记部件和第二标记部件之间的边缘间隔提供用于Y方向上的重叠误差的数据。在图7H中，重叠标记结构159中的第一部件152和第二部件154被设计为具有十字形状。第一标记部件和第二标记部件可以具有相同尺寸并且可以定位为具有偏移。沿着X方向的第一标记部件和第二标记部件之间的边缘间隔提供用于X方向上的重叠误差的数据。类似地，沿着Y方向的第一标记部件和第二标记部件之间的边缘间隔提供用于Y方向上的重叠误差的数据。在图71中，重叠标记结构159中的第一部件152被设计为具有圆形形状。第二标记部件154被设计为具有十字形状。沿着X方向的第一标记部件和第二标记部件之间的边缘间隔提供用于X方向上的重叠误差的数据。类似地，沿着Y方向的第一标记部件和第二标记部件之间的边缘间隔提供用于Y方向上的重叠误差的数据。在图7J中，重叠标记结构159中的第一部件152被设计为具有正方形形状。第二标记部件154被设计为具有十字形状。沿着X方向的第一标记部件和第二标记部件之间的边缘间隔提供用于X方向上的重叠误差的数据。类似地，沿着Y方向的第一标记部件和第二标记部件之间的边缘间隔提供用于Y方向上的重叠误差的数据。图8A、图8B和图8C是根据各个实施例的重叠标记结构160的部分俯视图。重叠标记结构160包括在Y方向上定向的第一标记部件162和第二标记部件164。重叠标记结构160可以为图2中的重叠标记结构120的一部分，诸如第一区域130中的部分。在该实施例中，第一标记部件162为栅叠层，第二标记部件164为接触部件。在图8A中，作为第二标记部件的接触部件164部分地设置在作为第一标记部件的栅叠层162上方。具体地，每个接触部件164都被设计为沿着Y方向延长并且位于在X方向上隔开的两个相邻的栅叠层162上方。在图SB中，作为第二标记部件的接触部件164设置在作为第一标记部件的栅叠层162上方，并且进一步延伸以包围栅叠层162。接触部件164被设计为在Y方向上延长。在图SC中，作为第二标记部件的接触部件164被设计为部分地位于作为第一标记部件的对应栅叠层162上方。具体地，接触部件164被设计为在X和Y方向上具有基本相同的尺寸。每个栅叠层162都与多个接触部件164接触。图9A和图9B是根据各个实施例的重叠标记结构170的部分俯视图。重叠标记结构170包括在Y方向上定向的第一标记部件172和第二标记部件174。重叠标记结构170可以为图2中的重叠标记结构120的一部分，诸如第一区域130中的部分。在该实施例中，第一标记部件172为形成在金属层中的金属线，第二标记部件174为形成在通孔层中并与对应金属线172接触的通孔部件。通孔部件174位于金属线172上方，或者可选地位于金属线172下方。在图9A中，作为第二标记部件的通孔部件174设置在作为第一标记部件的金属线172上方。通孔部件174被设计为在Y方向上延长。在图9B中，作为第二标记部件的通孔部件174被设计为部分地位于作为第一标记部件的对应金属线172上方。具体地，通孔部件174被设计为在X和Y方向上具有基本相同的尺寸。每条金属线172都与多个通孔部件174接触。图10A、图10B、图1OC和图1OD是具有多个重叠标记的衬底的俯视图，其中多个重叠标记被设置和设计成用于确定重叠误差并提取高阶重叠数据(诸如与代替仅有局部重叠偏移的全局区域中的成像变形相关的场内高阶参数校正(iHOPC))。由于所公开的基于电子的重叠标记结构的尺寸充分小，所以可以实现结合不同位置中的多个重叠标记来用于高阶重叠分析。衬底包括硅晶圆或者具有形成在其上的半导体材料层的其他衬底。衬底包括多个芯片，多个芯片要在形成集成电路之后被切割。用于各种应用的每个芯片都包括形成在其上的集成电路，并且被封装。图1OA至图1OD中的每一个都仅示出了包括电路区域180和划线182 (在这些图中示意性示出)的一个芯片，并且可以额外包括电路区域和划线之前的框区域。集成电路形成在电路区域180中。多个重叠标记结构被形成并适当地配置在每个芯片中，诸如设置在划线182(和/或框区域)上方的重叠标记结构1844和设置在电路区域1800中的重叠标记结构186。重叠标记184或重叠标记186中的每个都为基于电子的重叠标记结构,诸如在相应附图中示出的基于电子的标记结构120、148、150、160或170。每个基于电子的标记结构都包括形成在衬底的相同标记区域中的两个或多个重叠标记，并且被配置成具有堆叠在另一重叠标记上方或与另一重叠标记重叠的一个重叠标记。在图1OA中，重叠结构184设置在划线182上。在图1OB中，重叠结构184设置在划线182上，此外，重叠结构186设置在电路区域180的中心部分中作为阵列。在图1OC中，重叠结构184设置在划线上，此外，重叠结构186设置在电路区域180的中心部分和边缘部分中。在图1OD中，重叠结构184设置在划线上，此外，重叠结构186随机地设置在电路区域180的中心部分和边缘部分中。图11是根据一个实施例的通过利用基于电子的重叠结构制造集成电路的方法200的流程图。参照图11和图2至图5描述方法200。方法200包括步骤202，其中，在第一材料层(诸如衬底上方的金属层)中形成第一重叠标记。在与形成对应电路部件(诸如金属线)相同的工艺中实施第一重叠标记的形成。方法200前进到步骤204，其中，在第二材料层(诸如通孔层)中形成第二重叠标记。第二重叠标记堆叠在第一重叠标记上方或者与第一重叠标记重叠。在与形成对应电路部件(诸如通孔部件)相同的工艺中实施第二重叠标记的形成。步骤202或步骤204包括光刻图案化(曝光和显影)和蚀刻(可选地，离子注入)。方法200前进到步骤206，其中，使用基于电子的系统(诸如基于电子的系统100)将电子束导向重叠标记来用于确定重叠。在该步骤中，弓I导电子束还包括:在重叠结构的上方扫描电子束。方法200还包括步骤208，以通过基于电子的系统检测来自重叠标记的重叠信号。检测重叠信号可以包括:当在重叠标记的上方扫描电子束时，连续地检测重叠信号。重叠信号可以包括:在引导电子束和衬底之间的相互作用之后来自衬底的次级电子。重叠信号可以包括:来自衬底并且通过所引导电子束和衬底之间的相互作用所产生的其他适当信号。步骤206和208重叠，并且可以在基本相同的时间周期期间实施。步骤206和208均在基于电子的系统100中实施。在步骤206和208之前，方法200还包括将衬底传送到基于电子的系统100中并且在步骤206和208之后，方法200还包括将衬底从基于电子的系统100中移出。在衬底被传送到基于电子的系统100之后，可以通过基于电子的系统100额外地实施一个或多个CD测量。可以通过步进和扫描可以对于多个重叠结构重复步骤206和 208。方法200还包括步骤210，以实施重叠分析。重叠分析包括确定每个重叠结构中的重叠误差，并且可以进一步包括实施高阶重叠分析。如果重叠误差超出了规格，则可以发送衬底进行重做。例如，第二材料层可以被去除，并且方法200返回到步骤204来形成第二重叠标记。本公开内容提供了堆叠的基于电子的标记、基于电子的标记的制造方法、基于电子的标记的利用方法以及基于电子的系统的各个实施例。本公开内容提供了集成电路(IC)结构的一个实施例。该IC结构包括:半导体衬底，具有第一区域和第二区域，第一区域和第二区域的面积小于大约10微米X 10微米；第一材料层，位于半导体衬底的上方，并被图案化以在第一区域中具有第一电路部件以及在第二区域中具有第一标记；以及第二材料层，位于第一材料层的上方，并被图案化以在第一区域中具有第二电路部件以及在第二区域中具有第二标记。第一标记包括在第一方向上定向的多个第一标记部件和在垂直于第一方向的第二方向上定向的多个第二标记部件；以及第二标记包括在第一方向上定向的多个第三标记部件和在第二方向上定向的多个第四标记部件。本公开内容还提供了集成电路(IC)结构的另一实施例。该IC结构包括:半导体衬底；多个材料层，形成在半导体衬底上方，每一个材料层都在其中包括电路图案；以及多个重叠标记，形成在多个材料层中，在第一材料层中包括第一重叠标记以及在第二材料层中包括第二重叠标记。在重叠标记区域中堆叠第一重叠标记和第二重叠标记。本公开内容还提供了方法实施例。该方法包括图案化衬底，以在第一区域中形成第一电路部件以及在第二区域中形成第一重叠部件；图案化衬底上的材料层，以在第一区域中形成第二电路部件以及在第二区域中形成第二重叠部件；将电子束指向衬底的第二区域；以及检测来自第一重叠部件的第一重叠信号和来自第二重叠部件的第二重叠信号以用于重叠分析。已经针对优选地实施例描述了本发明的公开内容。仅在阅读本公开内容之后，本领域普通技术人员能够理解改进或者修改都在本申请的范围内。在上述公开内容的范围内进行若干修改、改变、以及替换，并且在一些情况下，利用本发明的一些部件而没有相应的使用其他部件。因此，应该理解，应该宽泛地并且以与本发明的范围一致的方式理解所附权利要求。
权利要求
1.一种集成电路(IC)结构，包括: 半导体衬底，具有第一区域和第二区域，所述第二区域的面积小于大约10微米X 10微米; 第一材料层，位于所述半导体衬底的上方，并被图案化以在所述第一区域中具有第一电路部件以及在所述第二区域中具有第一标记；以及 第二材料层，位于所述第一材料层的上方，并被图案化以在所述第一区域中具有第二电路部件以及在所述第二区域中具有第二标记，其中 所述第一标记包括:在第一方向上定向的多个第一标记部件和在 第二方向上定向的多个第二标记部件，所述第二方向与所述第一方向 垂直；以及 所述第二标记包括:在所述第一方向上定向的多个第三标记部件 和在所述第二方向上定向的多个第四标记部件。
2.根据权利要求1所述的IC结构，其中，所述第一标记部件、所述第二标记部件、所述第三标记部件和所述第四标记部件的每一个都具有可通过电子束显微镜分辨的宽度。
3.根据权利要求1所述的IC结构，其中； 所述第一电路部件和所述第二电路部件包括从由以下部件对组成的组中所选择的一对部件: 有源区域和栅电极； 栅电极和接触部件； 接触部件和金属线； 金属线和通孔部件；以及 通孔部件和另一金属线。
4.根据权利要求1所述的IC结构，其中，所述第一电路部件和所述第二电路部件分别包括有源区域和注入区域。
5.根据权利要求1所述的IC结构，其中，所述第三标记部件中的一个与所述第一标记部件中对应的一个重叠，使得所述第三标记部件中的一个未覆盖所述第一标记部件中对应的一个的部分。
6.根据权利要求1所述的IC结构，其中，所述第一标记和所述第二标记被定位在主电路区域内。
7.一种集成电路(IC)结构，包括: 半导体衬底； 多个材料层，形成在所述半导体衬底上方，所述材料层中的每一个都在其中包括电路图案；以及 多个重叠标记，形成在所述多个材料层中，所述多个重叠标记包括在第一材料层中的第一重叠标记以及在第二材料层中的第二重叠标记， 其中，在重叠标记区域中堆叠所述第一重叠标记和所述第二重叠标记。
8.根据权利要求7所述的IC结构，其中 所述第一重叠标记包括沿着第一方向的第一线部件，其中，所述第一线部件以在第一边缘和第二边缘之间限定出第一宽度的方式在第二方向上扩展，所述第二方向与所述第一方向垂直; 所述第二重叠标记包括沿着第一方向的第二线部件，其中，所述第二线部件以在第三边缘和第四边缘之间限定出第二宽度的方式在所述第二方向上扩展； 所述第二宽度小于所述第一宽度； 在所述第一边缘和所述第三边缘之间限定出第一水平距离Yi ； 在所述第二边缘和所述第四边缘之间限定出第二水平距离Y2 ;以及 所述第二方向上的第一重叠偏移被限定为(Υ1_Υ2)/2。
9.根据权利要求8所述的IC结构，其中， 所述第一重叠标记包括沿着所述第二方向的第三线部件，其中，所述第三线部件以在第五边缘和第六边缘之间限定出第三宽度的方式在所述第一方向上扩展； 所述第二重叠标记包括沿着所述第二方向的第四线部件，其中，所述第四线部件以在第七边缘和第八边缘之间限定出第四宽度的方式在所述第一方向上扩展； 所述第四宽度小于所述第三宽度； 在所述第五边缘和所述第七边缘之间限定出第三水平距离Xi ； 在所述第六边缘和所述第八边缘之间限定出第四水平距离Χ2 ;以及 所述第一方向上的第二重叠偏移被限定为(Χ1_Χ2)/2。
10.一种方法，包括: 图案化衬底，以在第一区域中形成第一电路部件以及在第二区域中形成第一重叠部件； 图案化所述衬底上方的材料层，以在所述第一区域中形成第二电路部件以及在所述第二区域中形成第二重叠部件； 将电子束指向所述衬底的所述第二区域；以及 检测来自所述第一重叠部件的第一重叠信号和来自所述第二重叠部件的第二重叠信号用于重叠分析。
全文摘要
本公开内容提供了集成电路结构，集成电路结构包括半导体衬底，具有第一区域和第二区域，第二区域的面积小于大约10微米×10微米；第一材料层，位于半导体衬底的上方，并被图案化以在第一区域中具有第一电路部件以及在第二区域中具有第一标记；以及第二材料层，位于第一材料层的上方，并被图案化以在第一区域中具有第二电路部件以及在第二区域中具有第二标记。第一标记包括在第一方向上定向的第一标记部件和在垂直于第一方向的第二方向上定向的第二标记部件。第二标记包括在第一方向上定向的第三标记部件和在第二方向上定向的第四标记部件。本发明还提供了用于电子束芯片中重叠标记的结构和方法。
文档编号H01L23/544GK103165582SQ20121020616
公开日2013年6月19日 申请日期2012年6月18日 优先权日2011年12月8日
发明者郑东旭, 蔡明和, 黃志仲, 陈咏翔, 陈俊宏 申请人:台湾积体电路制造股份有限公司