技术编号:7110498
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明的实施例涉及一种,更具体而言,涉及一种包括控制栅的。背景技术为了实现NAND快闪存储器件的更高集成度,字线之间的间隙变得更窄。字线之间更窄的间隙可能导致字线之间的干扰并使操作特性恶化,以下将详细地进行描述。图1是现有的存储器件的截面图,用以说明干扰现象。参见图1,在半导体衬底中形成有P阱。在P阱中形成有包括源极/漏极S/D和单元栅(或字线)的NAND快闪存储器的单元。单元栅(或字线)的每个具有顺序层叠的隧道绝缘层Tox、浮栅FG、电介质层IPD以及控...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。