技术编号:7164574
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及,尤其涉及一种减小介质层的介电常数,从而减小双大马士革工艺中金属布线层层间电容的方法。背景技术在微电子制造领域,随着集成电路集成的发展,金属导线的线宽和厚度不断减小, 同时层间导线间的介质层厚度也越来越薄,这时金属导线间的延时成为一个不可忽略的不利影响。而减小金属导线间延迟的有效方法就是降低金属导线电阻率和介质层介电常数。 目前在90nm以及以下的制程中普遍采用铜导线替代铝导线以减小电阻率。对于介质层,则采用低介电常数的材料如BD1,BD2等替代...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。