专利名称：一种减小双大马士革工艺中金属布线层层间电容的方法
技术领域：
本发明涉及一种减小双大马士革工艺中金属布线层层间电容的方法，尤其涉及一种减小介质层的介电常数，从而减小双大马士革工艺中金属布线层层间电容的方法。
背景技术：
在微电子制造领域，随着集成电路集成的发展，金属导线的线宽和厚度不断减小， 同时层间导线间的介质层厚度也越来越薄，这时金属导线间的延时成为一个不可忽略的不利影响。而减小金属导线间延迟的有效方法就是降低金属导线电阻率和介质层介电常数。 目前在90nm以及以下的制程中普遍采用铜导线替代铝导线以减小电阻率。对于介质层，则采用低介电常数的材料如BD1，BD2等替代传统的氧化物(oxide)介质层，以降低介质层介电常数。如何在不改变介质层材料的情况下，同样能够减小介质层的介电常数，达到减小金属导线间延迟的效果是目前面临的一个难题。
发明内容
针对上述存在的问题，本发明的目的是提供一种在不改变介质层材料的情况下， 同于能够减小介质层的介电常数，实现减小金属导线间延迟的方法。本发明的目的是通过下述技术方案实现的
一种减小双大马士革工艺中金属布线层层间电容的方法，其中，包括如下步骤， 步骤一，淀积介质层，在高真空状态下通入一定量的生长气体，在射频功率源作用下形成等离子体，然后在加热的基片上气相成核，在所需的基片上淀积出介质层； 步骤二，在介质层上刻蚀沟槽；
步骤三，淀积金属布线层，其中使所述金属布线层封闭所述沟槽开口，从而形成空洞； 步骤四，运用双大马士革光刻和刻蚀工艺在所述金属布线层形成通孔和金属布线槽， 其中所述通孔的位置偏离所述沟槽的位置；
步骤五，运用双大马士革铜电镀和化学机械平坦化工艺，完成通孔和金属布线槽的填充和平坦化。上述的减小双大马士革工艺中金属布线层层间电容的方法，其中，所述沟槽的密度为 5%-90%。上所述的减小双大马士革工艺中金属布线层层间电容的方法，其中，所述淀积金属布线层的工艺为PECVD工艺或者SACVD工艺。上述的减小双大马士革工艺中金属布线层层间电容的方法，其中，所述介质层的材料为 Oxide、PSG、FSG、BD1 或 BD2 任意一种。上述的减小双大马士革工艺中金属布线层层间电容的方法，其中，表面接触角为 2700。与已有技术相比，本发明的有益效果在于在制造大马士革结构过程中，在不改变介质层材料的情形下通过在介质层中制造空洞，同样达到减小介质层的介电常数，从而实现减小金属布线层间电容延迟。
图1是本发明一种减小双大马士革工艺中金属布线层层间电容的方法流程示意图。
具体实施例方式下面结合原理图和具体操作实施例对本发明作进一步说明。如图1所示，本发明一种减小双大马士革工艺中金属布线层层间电容的方法，包括如下步骤首先利用在高真空状态下通入一定量的生长气体，在射频功率源作用下形成等离子体，然后在加热的基片上气相成核，在所需的基片上淀积出介质层；然后，在所述介质层上利用刻蚀工艺刻蚀处一定大小和形状的沟槽，所述沟槽的形状大小以及密度必须能够使后续的金属布线层淀积能够有效的封闭开口 ；接着，运用封口性能好的淀积工艺淀积金属布线层，在淀积过程中必须确保能够封闭介质层上的沟槽，使之在沟槽内形成空洞，同时必须使空洞的上端距离金属布线层有一定的距离，确保在后续的金属布线层的刻蚀过程中不至于刻蚀到空洞；第四步，运用标准的双大马士革光刻和刻蚀工艺，制作通孔和金属布线槽，并且通孔和沟槽的位置不能重叠，即通孔应该偏离沟槽的位置；最后，运用标准的双大马士革铜电镀和化学机械平坦化工艺，完成通孔和金属布线槽的填充和平坦化。至此，在介质层中制造空洞，从而减小介质层的介电常数，进而实现减小金属布线层间的电容。为保证金属布线层淀积能够有效的封闭开口，沟槽的密度为5%_90%。沟槽中部形成空洞的的淀积工艺可以是PECVD，SACVD等任何能够有效封闭沟槽的淀积工艺。淀积材料可以是Oxide，PSG，FSG，BD1，BD2等符合金属布线层膜质要求的材料。在PECVD工艺或者SACVD工艺中，化学气相沉积反应腔的腔体空间小，气氛有不同位置成膜厚度与表面接触角有关；表面接触角和表面迁移率是直接影响通孔填孔能力。表面接触角越大越容易成膜，接触角越小越难成膜，所以在270。位置容易形成悬挂膜并封口，从而降低侧壁的台阶覆盖率以达到通孔中形成孔洞的目的。此外，也可通过升高反应压力的方法以达到降低反应物分子的表面迁移率，从而缩短分子的平均自由程(从而使得反应物分子到达270。位置形成悬挂膜，亦可达到降低侧壁的台阶覆盖率，在通孔中形成孔洞的目的。以上对本发明的具体实施例进行了详细描述，但本发明并不限制于以上描述的具体实施例，其只是作为范例。对于本领域技术人员而言，任何对该进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作出的均等变换和修改， 都应涵盖在本发明的范围内。
权利要求
1.一种减小双大马士革工艺中金属布线层层间电容的方法，其特征在于，包括如下步骤，步骤一，淀积介质层，在高真空状态下通入一定量的生长气体，在射频功率源作用下形成等离子体，然后在加热的基片上气相成核，在所需的基片上淀积出介质层； 步骤二，在所述介质层上刻蚀沟槽；步骤三，淀积金属布线层，其中使所述金属布线层封闭所述沟槽开口，从而形成空洞； 步骤四，运用双大马士革光刻和刻蚀工艺在所述金属布线层形成通孔和金属布线槽， 其中所述通孔的位置偏离所述沟槽的位置；步骤五，运用双大马士革铜电镀和化学机械平坦化工艺，完成通孔和金属布线槽的填充和平坦化。
2.根据权利要求1所述的减小双大马士革工艺中金属布线层层间电容的方法，其特征在于，所述沟槽的密度为5%-90%。
3.根据权利要求1或2所述的减小双大马士革工艺中金属布线层层间电容的方法，其特征在于，所述淀积金属布线层的工艺为PECVD工艺或者SACVD工艺。
4.根据权利要求1或2所述的减小双大马士革工艺中金属布线层层间电容的方法，其特征在于，所述介质层的材料为Oxide、PSG、FSG、BD1或BD2任意一种。
5.根据权利要求3所述的减小双大马士革工艺中金属布线层层间电容的方法，其特征在于，所述介质层的材料为Oxide、PSG、FSG、BD1或BD2任意一种。
6.根据权利要求3所述的减小双大马士革工艺中金属布线层层间电容的方法，其特征在于，表面接触角为270°。
全文摘要
本发明公开了一种减小介质层的介电常数，从而减小双大马士革工艺中金属布线层层间电容的方法，包括如下步骤，步骤一，淀积介质层；步骤二，在所述介质层上刻蚀沟槽；步骤三，淀积金属布线层，其中使所述金属布线层封闭所述沟槽开口，从而形成空洞；步骤四，运用双大马士革光刻和刻蚀工艺在所述金属布线层形成通孔和金属布线槽，其中所述通孔的位置偏离所述沟槽的位置；步骤五，运用双大马士革铜电镀和化学机械平坦化工艺，完成通孔和金属布线槽的填充和平坦化。通过以上步骤，在制造大马士革结构过程中，实现在介质层中制造空洞，以减小介质层的介电常数，从而达到减小金属布线层间的电容。
文档编号H01L21/768GK102446842SQ201110356280
公开日2012年5月9日 申请日期2011年11月11日 优先权日2011年11月11日
发明者张慧君, 邓镭, 陈建维 申请人:上海华力微电子有限公司