技术编号：7165962
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及集成电路制造技术。背景技术随着集成电路的发展，单芯片系统集成成为趋势。这就需要在一块芯片上同时拥有MCU的智能控制电路和模拟或高压电路。但是在实际的工艺中，高压器件的厚栅极氧化层成长会引入额外的高温长时间热过程和湿法刻蚀过程，导致相关粒子注入条件的变化，硅基板应力变化诱发的晶格缺陷发生及表面硅消耗，从而引起严重的低压器件的电特性及可靠性性能变化。现有解决方案都集中在将高压器件的厚栅极氧化层成长发生在浅沟道隔离(STI)之后，低压逻辑器件栅极氧化层...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。