专利名称：生长用于高压金属氧化物半导体器件厚栅极氧化层的方法
技术领域：
本发明涉及集成电路制造技术。
背景技术：
随着集成电路的发展，单芯片系统集成成为趋势。这就需要在一块芯片上同时拥有MCU的智能控制电路和模拟或高压电路。
但是在实际的工艺中，高压器件的厚栅极氧化层成长会引入额外的高温长时间热过程和湿法刻蚀过程，导致相关粒子注入条件的变化，硅基板应力变化诱发的晶格缺陷发生及表面硅消耗，从而引起严重的低压器件的电特性及可靠性性能变化。现有解决方案都集中在将高压器件的厚栅极氧化层成长发生在浅沟道隔离(STI)之后，低压逻辑器件栅极氧化层成长之前。通过粒子注入条件的调整来弥补高压器件的厚栅极氧化层成长所引起的变化。这样就存在工艺复杂危险性高的弊病。发明内容
本发明所要解决的技术问题是提供一种在中生长厚栅极氧化层的方法，它可以避免高压栅极氧化过程中低压器件及非挥发性存储器器件电特性及可靠性性能变化。
为了解决以上技术问题，本发明提供了一种在中生长厚栅极氧化层的方法；高压器件的厚栅极氧化层成长发生在浅沟道隔离之前，通过氮化硅层作为硬质掩膜。
本发明的有益效果在于:避免高压栅极氧化过程中低压器件及非挥发性存储器器件电特性及可靠性性能变化，降低风险，同时工艺简单、光刻板数保持不变。
上述在一种生长用于高压金属氧化物半导体器件厚栅极氧化层的方法；包括以下步骤:
成长高压器件的厚栅极氧化层Si02 ；
利用光刻及湿法腐蚀的方法将低压逻辑器件的厚栅极氧化层去除，露出硅衬底；
形成牺牲氧化层。
利用高压器件的厚栅极氧化层作为对准基准，进行高压器件阱注入及热过程；
形成用于沟道隔离硬质掩膜作用的氮化硅层；
利用光刻及干法等离子体腐蚀的方法形成沟道隔离；
沉积沟道隔离内场区氧化层及化学机械研磨；
剥离氮化硅层；
形成用于高压器件的厚栅极氧化层保护作用的硬质掩膜氮化硅层；
利用光刻及干法等离子体腐蚀的方法将低压逻辑器件区域的硬质掩膜氮化硅层去除，露出牺牲氧化层；
低压CMOS阱注入及相关开启电压调节注入；
利用湿法腐蚀的方法将低压逻辑器件区域的牺牲氧化层去除，露出硅衬底；
利用湿法腐蚀的方法将高压器件区域的硬质掩膜氮化硅层去除，露出高压器件的厚栅极氧化层；利用热氧化的方法生长低压栅极氧化层。
下面结合附图和具体实施方式
对本发明作进一步详细说明。图1是高压器件的厚栅极氧化层(Si02①)成长示意图。图2是利用光刻(掩模板为Mask①)及湿法腐蚀的方法将低压逻辑器件区域的厚栅极氧化层去除，露出硅衬底的示意图。图3是牺牲氧化层(Si02②)形成的示意图。图4是利用高压器件的厚栅极氧化层作为对准基准(Alignment Key)，进行高压器件阱注入及热过程的示意图。图5是用于沟道隔离(STI)硬质掩膜作用的氮化硅层(SiN①)形成的示意图；图6是利用光刻及干法等离子体腐蚀的方法形成沟道隔离(STI)的示意图。图7是沟道隔离内场区氧化层沉积及化学机械研磨(CMP)的示意图。图8是氮化硅层(SiN①)剥离的示意图。图9是用于高压器件的厚栅极氧化层保护作用的硬质掩膜氮化硅层(SiN②)形成的示意图。图10是利用光刻(掩模板仍为Mask①)及干法等离子体腐蚀的方法将低压逻辑器件区域的硬质掩膜氮化硅层(SiN②)去除，露出牺牲氧化层(Si02②)的示意图。图11是低压CMOS阱注入及相关开启电压调节注入的示意图。图12是利用湿法腐蚀的方法将低压逻辑器件区域的牺牲氧化层(Si02②)去除，露出硅衬底的示意图。图13是利用湿法腐蚀的方法将高压器件区域的硬质掩膜氮化硅层(SiN②)去除，露出高压器件的厚栅极氧化层(Si02①)的示意图。图14利用热氧化的方法生长低压栅极氧化层的示意图。
具体实施例方式本发明首次提出将高压器件的厚栅极氧化层成长发生在浅沟道隔离(STI)之前，通过氮化硅层作为硬质掩膜，在确保厚栅极氧化层膜厚的同时，这种方法可以避免高压栅极氧化过程中低压器件及非挥发性存储器器件电特性及可靠性性能变化，降低风险，同时工艺简单、光刻板数保持不变。具体流程如下:保护将高压器件的厚栅极氧化层成长发生在浅沟道隔离(STI)形成之前，通过氮化硅层作为硬质掩膜的相关工艺流程。具体如下:(I)如图1所示，高压器件的厚栅极氧化层(Si02①)成长。(2)如图2所示，利用光刻(掩模板为Mask①)及湿法腐蚀的方法将低压逻辑器件的厚栅极氧化层去除，露出硅衬底。(3)如图3所示，牺牲氧化层(Si02②)的形成。(4)如图4所示，利用高压器件的厚栅极氧化层作为对准基准(Alignment Key)，来替代对准层(zero layer)进行高压器件阱注入及热过程。这样能节省一张光刻掩模板。
(5)如图5所示，用于沟道隔离(STI)硬质掩膜作用的氮化硅层(SiN①)形成。
(6)如图6所示，利用光刻及干法等离子体腐蚀的方法形成沟道隔离(STI)。
(7)如图7所示，沟道隔离内场区氧化层沉积及化学机械研磨(CMP)。
(8)如图8所示，氮化硅层(SiN①)剥离。
(9)如图9所示，用于高压器件的厚栅极氧化层保护作用的硬质掩膜氮化硅层(SiN②)形成。
(10)如图10所示，利用光刻(掩模板仍为Mask①)及干法等离子体腐蚀的方法将低压逻辑器件区域的硬质掩膜氮化硅层(SiN②)去除，露出牺牲氧化层(Si02②)。
(11)如图11所示，低压CMOS阱注入及相关开启电压调节注入。
(12)如图12所示，利用湿法腐蚀的方法将低压逻辑器件区域的牺牲氧化层(Si02②)去除，露出硅衬底。
(13)如图13所示，利用湿法腐蚀的方法将高压器件区域的硬质掩膜氮化硅层(SiN②)露出高压器件的厚栅极氧化层(Si02①)。
(14)如图14所示，利用热氧化的方法生长低压栅极氧化层。
后续工艺步骤与传统工艺一致。由于高压器件的厚栅极氧化层生长是整个工艺流程的起始工艺，因此可以用来作为后续光刻工艺的对准基准(Alignment Key)。那么就节省了一张常规的对准基准掩模板(Alignment Key mask)。同时,为了精确控制厚栅极氧化层的膜厚，Mask①要被利用第二次，作为硬质掩膜氮化硅层(SiN②)的图形定义。所以，总的光刻掩模板数保持不变。
由于高压器件的厚栅极氧化层生长是整个工艺流程的起始工艺，因此可以用来作为后续光刻工艺的对准基准(Alignment Key)。那么就节省了一张常规的对准基准掩模板(Alignment Key mask)。同时,为了精确控制厚栅极氧化层的膜厚，Mask①要被利用第二次，作为硬质掩膜氮化硅层(SiN②)的图形定义。所以，总的光刻掩模板数保持不变。
本发明并不限于上文讨论的实施方式。以上对具体实施方式
的描述旨在于为了描述和说明本发明涉及的技术方案。基于本发明启示的显而易见的变换或替代也应当被认为落入本发明的保护范围。以上的具体实施方式
用来揭示本发明的最佳实施方法，以使得本领域的普通技术人员能够应用本发明的多种实施方式以及多种替代方式来达到本发明的目的。
权利要求
1.一种生长用于高压金属氧化物半导体器件厚栅极氧化层的方法；其特征在于，高压器件的厚栅极氧化层成长发生在浅沟道隔离之前，通过氮化硅层作为硬质掩膜。
2.如权利要求1所述的生长用于高压金属氧化物半导体器件厚栅极氧化层的方法；其特征在于，包括以下步骤: 成长高压器件的厚栅极氧化层Si02 ； 利用光刻及湿法腐蚀的方法将低压逻辑器件的厚栅极氧化层去除，露出硅衬底； 形成牺牲氧化层； 利用高压器件的厚栅极氧化层作为对准基准，进行高压器件阱注入及热过程； 形成用于沟道隔离硬质掩膜作用的氮化硅层； 利用光刻及干法等离子体腐蚀的方法形成沟道隔离； 沉积沟道隔离内场区氧化层及化学机械研磨； 剥离氮化硅层； 形成用于高压器件的厚栅极氧化层保护作用的硬质掩膜氮化硅层； 利用光刻及干法等离子体腐蚀的方法将低压逻辑器件区域的硬质掩膜氮化硅层去除，露出牺牲氧化层； 低压CMOS阱注入及相关开启电压调节注入； 利用湿法腐蚀的方法将低压逻辑器件区域的牺牲氧化层去除，露出硅衬底； 利用湿法腐蚀的方法将高压器件区域的硬质掩膜氮化硅层去除，露出高压器件的厚栅极氧化层； 利用热氧化的方法生长低压栅极氧化层。
全文摘要
本发明公开了一种生长用于高压金属氧化物半导体器件厚栅极氧化层的方法；高压器件的厚栅极氧化层成长发生在浅沟道隔离之前，通过氮化硅层作为硬质掩膜。本发明避免高压栅极氧化过程中低压器件电特性及可靠性性能变化，降低风险，同时工艺简单、光刻板数保持不变。
文档编号H01L21/28GK103137453SQ20111038288
公开日2013年6月5日 申请日期2011年11月25日 优先权日2011年11月25日
发明者刘剑, 陈瑜, 陈华伦 申请人:上海华虹Nec电子有限公司