金属氧化物半导体器件制作方法和金属氧化物半导体器件的制作方法
【技术领域】
[0001]本发明涉及半导体技术领域，具体而言，涉及一种金属氧化物半导体器件制作方法和一种金属氧化物半导体器件。
【背景技术】
[0002]在平面型VDMOS (垂直双扩散金属氧化物半导体场效应晶体管)器件中，常规制作工艺是在硅衬底102上生长外延层104，并在外延层104表面生长氧化层106，在氧化层106上生长多晶硅层108，对多晶硅层108的预定区域进行刻蚀，得到多晶硅窗口。在刻蚀出的多晶硅窗口中，利用自对准方式进行P型体区的光刻(如图1A所示)、注入掺杂离子(如图1B所示)、再驱入(如图1C所示)，从而形成沟道(如图1C中的112)，从沟道112的形成过程可以看出，沟道的长度仅仅由驱入的热过程决定，而与光刻套准精度无关。
[0003]但是，某些特殊应用的平面型VDM0S，需要在生长多晶硅之前，就要制作出P型体区，然后再进行多晶硅的生长、光刻、刻蚀。具体步骤如下:
[0004]如图2A所示，在硅衬底202上生长硅半导体外延层204，在硅半导体外延层204上生长氧化层206，并在氧化层206上涂覆光刻胶208，利用自对准工艺形成光刻胶窗口 210。
[0005]如图2B所示，通过光刻胶窗口 210，注入P型掺杂离子形成P型体区212。
[0006]如图2C所示，通过热过程，进行P型体区的驱入，并去除光刻胶208。
[0007]如图2D所示，刻蚀掉氧化层206并在硅半导体外延层204表面生长氧化层212以及多晶硅层214。
[0008]如图2E所示，在生长的多晶硅层214表面涂覆光刻胶216，进行光刻、刻蚀形成多晶娃窗口，从而形成沟道218。
[0009]从图2A至图2E的制作流程可以看出，沟道的长度会受到P型体区的驱入以及多晶硅层光刻套准精度的双重影响。但是，由于常规P型体区制作过程中并不会在硅片表面留下套准标记，所以多晶硅层的光刻只能与更前层的套准标记进行套准，所以沟道长度以及精度就不能保证。如果套准精度无偏差，则如图3A所示，左右沟道对称无偏差；一旦套准出现偏差，就可能会出现如图3B所示的多晶栅下沟道长度左右不对称，右边沟道为314，而左边没有沟道，从而导致生产的VMOS不能正常工作。
[0010]因此，改良制作工艺，提高沟道长度的制作精度成为亟待解决的技术问题。
【发明内容】
[0011]本发明正是基于上述技术问题至少之一，提出了一种金属氧化物半导体器件制作工艺，提高了多晶硅层相对P型体区的套准精度，从而提高沟道长度的制作精度。
[0012]有鉴于此，根据本发明的一个方面，提供了一种金属氧化物半导体器件制作方法，包括:在硅半导体衬底上生长硅半导体外延层之后，对所述硅半导体外延层上的预定区域进行刻蚀，形成凹槽；向所述凹槽注入P型掺杂离子，在所述硅半导体外延层上生成P型体区；在形成有所述P型体区的硅半导体衬底上依次生长栅氧化层和多晶硅层；将所述P型体区上的凹槽作为所述多晶硅层的光刻定位参考，在所述P型体区的上方形成多晶硅窗口 ；通过所述多晶硅窗口向所述P型体区注入N型掺杂元素，形成源极区域。
[0013]在该技术方案中，通过在硅半导体外延层上的预定区域进行刻蚀，形成凹槽，向该凹槽注入P型掺杂离子形成P型体区，即在未进行P型体区驱入之前，P型体区与所述凹槽横向宽度相同。在形成多晶娃窗口时，以该凹槽作为多晶娃层的光刻定位参考，使多晶娃层窗口能够与凹槽对准，从而使得多晶硅层窗口与未进行驱入之前的P型体区精确套准，提高了多晶硅层相对P型体区的套准精度。由于在对P型体区热驱入过程时，P型体区左右驱入的长度相等，因此形成的左右沟道左右对称，长度相等，从而提高沟道长度的制作精度，同时优化了制作工艺。
[0014]根据本发明的另一方面，还提出了一种金属氧化物半导体器件，所述金属氧化物半导体器件采用上述任一项技术方案所述的金属氧化物半导体器件制作方法制作而成。
[0015]通过本发明的技术方案，提高了多晶硅层相对P型体区的套准精度，从而提高沟道长度的制作精度，同时优化了制作工艺。
【附图说明】
[0016]图1A至IC示出了常规VDMOS器件生成沟道的流程示意图；
[0017]图2A至2E示出了特殊性VDMOS器件生成沟道的流程示意图；
[0018]图3A至图3B示出了传统多晶硅层窗口与P型体区套准的结构示意图；
[0019]图4示出了根据本发明的实施例的金属氧化物半导体器件制作方法的示意流程图；
[0020]图5A至图5J示出了根据本发明的实施例的金属氧化物半导体器件制作的流程示意图。
【具体实施方式】
[0021]为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和【具体实施方式】对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
[0022]在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明并不限于下面公开的具体实施例的限制。
[0023]图4示出了根据本发明的实施例的金属氧化物半导体器件制作方法的示意流程图。
[0024]如图4所示，根据本发明的实施例的金属氧化物半导体器件制作方法，包括:
[0025]步骤402，在硅半导体衬底上生长硅半导体外延层之后，对所述硅半导体外延层上的预定区域进行刻蚀，形成凹槽；
[0026]步骤404，向所述凹槽注入P型掺杂离子，在所述硅半导体外延层上生成P型体区；
[0027]步骤406，在形成有所述P型体区的硅半导体衬底上依次生长栅氧化层和多晶硅层；
[0028]步骤408，将所述P型体区上的凹槽作为所述多晶硅层的光刻定位参考，在所述P型体区的上方形成多晶硅窗口；
[0029]步骤410，通过所述多晶硅窗口向所述P型体区注入N型掺杂元素，形成源极区域。
[0030]通过在硅半导体外延层上的预定区域进行刻蚀，形成凹槽，向该凹槽注入P型掺杂离子形成P型体区，即在未进行P型体区驱入之前，P型体区与所述凹槽横向宽度相同。在形成多晶硅窗口时，以该凹槽作为多晶硅层的光刻定位参考，使多晶硅层窗口能够与凹槽对准，从而使得多晶硅层窗口与未进行驱入之前的P型体区精确套准，提高了多晶硅层相对P型体区的套准精度。由于在对P型体区热驱入过程时，P型体区左右驱入的长度相等，因此形成的左右沟道左右对称，长度相等，从而提高沟道长度的制作精度，同时优化了制作工艺。
[0031]在上述技术方案中，优选的，所述对所述硅半导体外延层上的预定区域进行刻蚀，形成凹槽的步骤，具体包括:在所述硅半导体外延层上涂覆光刻胶层，在所述光刻胶层的预定区域形成光刻胶窗口 ；采用干法刻蚀去除所述光刻胶窗口所在区域的部分硅半导体外延，形成所述凹槽。
[0032]在上述技术方案中，优选的，所述凹槽的深度为0.05微米?0.15微米。
[0033]在上述技术方案中，优选的，在硅半导体衬底上生长了硅半导体外延层之后，且在形成所述凹槽之前还包括:在所述硅半导体外延层上生长氧化层；在所述氧化层上涂覆光刻胶层，在所述光刻胶层的指定区域形成光刻胶窗口 ；采用干法刻蚀去除所述光刻胶窗口所在区域的氧化层以及部分硅半导体外延，形成所述凹槽。
[0034]在该技术方案中，在P型体区形成之前，在硅半导体外延层上生长氧化层，可在P型体区注入与退火时，对硅半导体外延层起到防护作用。
[0035]在上述技术方案中，优选的，所述氧化层的厚度为0.05微米?0.15微米；在所述凹槽中，硅半导体外延层中的台阶高度为0.05微米?0.15微米。
[0036]在上述技术方案中，优选的，在向所述凹槽注入P型掺杂离子之后，且在生长所述栅氧化层和多晶硅层之前，还包括:去除光刻胶和所述氧化层；对所述P型体区进行热处理。
[0037]在上述技术方案中，优选的，对所述P型体区进行热处理的温度为1100摄氏度?1200摄氏度。
[0038]在上述技术方案中，优选的，所述通过所述多晶硅窗口向所述P型体区注入N型掺杂元素，形成源极区域的步骤，具体包括:在所述多晶硅窗口中形成光阻层，通过所述多晶硅窗口的窗壁与所述光阻层之间的空隙向所述P型体区注入所述N型掺杂元素，以形成所述源极区域。