技术编号:7173473
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种动态随机存取存储器(DRAM)的存储单元结构的制造方法,特别是一种利用氧化线间隙壁(oxide line spacerOLS)与回蚀刻(etchback)制造动态随机存取存储器(DRAM)的存储单元中的晶胞结构的方法。背景技术 电容器是动态随机存取存储器藉以随机储存信号的心藏,如果电容器所储存的电荷越多,在读取数据时受干扰信号影响,其干扰信号例如是α粒子所产生的软错记(soft errors),将大大降低,而且更可以减低整个系统对电容贮存数据...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。