专利名称：利用氧化线间隙壁与回蚀刻制造dram晶胞结构的方法
技术领域：
本发明涉及一种动态随机存取存储器(DRAM)的存储单元结构的制造方法，特别是一种利用氧化线间隙壁(oxide line spacerOLS)与回蚀刻(etchback)制造动态随机存取存储器(DRAM)的存储单元中的晶胞结构的方法。
背景技术：
电容器是动态随机存取存储器藉以随机储存信号的心藏，如果电容器所储存的电荷越多，在读取数据时受干扰信号影响，其干扰信号例如是α粒子所产生的软错记(soft errors)，将大大降低，而且更可以减低整个系统对电容贮存数据的刷新(refresh)的频率。所以如何保持电容器具有足够的电容量，变成深次微米(0.25μm以下)半导体制作工艺的重要问题。而增加电容器容量的方法有许多，例如增加电容面积、提高介电质(dielectric)的介电常数、缩短电极之间的距离等，而其中高介电质(high k)的物质不能容许高温(high T)的情况，必须考虑系统散热的问题，另外，也必须考虑物质本身的稳定性，因此，电容面积的增加在半导体制制作工艺变成增加电容器的电容量的一个最常用的方法。因此，对于增加冠状电容器的电容量来说，一个常用的方法是在冠状电容器的内壁上形成半球形硅晶粒(hemi-sphericalgrain；HSG)，其中上述方法是利用HSG外壁表面积的增加，来增加电容器之电容量。
动态随机存取存储器中除了电容外，速度(speed)将是决定存储器产品品质的关键。而影响速度的主要因素有二个，第一是组件(device)本身的运作速度，第二是内联机(interconnect)间传输载子(carrier)时所造成的时间延迟(time delay)。组件本身的运作速度又是最主要的(dominate)，虽然如此，其中内联机的部分，例如位线，必须保证至少可以传输的功能，否则将无法传递来自组件的信息。因此，为了保证位线可以传输来自组件的信息，必须使位线接触与电容器上的电极能完全隔离。在目前一般的冠状电容器位线制造方法中，微影(photo-lithography)制造工艺中位线接触与冠状电容器上电极(P3top plate)的重叠要求(overlay requirement)，以0.18微米(μm)嵌入式动态随机存取存储器(EDRAM)为例，等于[(0.04)2+(0.02)2+(0.06)2]1/2＝0.084微米(μm)，其中0.04微米(μm)是电容器上电极的线宽容许度(line width tolerance)、0.02微米(μm)是位线接触的线宽容许度(CDvariation)、0.06微米(μm)是微影制造工艺的误对准范围(mis-alignspec)，若考虑以0.02微米(μm)作为氧化层隔离的安全边缘(safe margin)，则位线接触与电容器上电极之间的总间距(spacing)要求为0.104微米(μm)。随着线宽的持续缩减，间距的要求也变得愈来愈小，如此，将使得位线接触与冠状电容器上电极的隔离，成为防碍产量(yield)的问题。另一方面，周边电路比中心电路的位线接触洞更深，也加深了制作工艺上的问题。
另外，为了制造DRAM存储单元晶胞接触(cell contact)与/或储存接触(storage contact)，SAC是一个方法。但是，SAC没有足够的接触面积。
发明内容
鉴于先前技术所存在的上述缺陷，本发明的主要目的是提供一种利用氧化线间隙壁(oxide line spacerOLS)与回蚀刻(etch back)制造动态随机存取存储器(DRAM)存储单元中的晶胞结构的方法。
本发明所提供之一种利用氧化线间隙壁与回蚀刻制造动态随机存取存储器(DRAM)晶胞结构的方法，该动态随机存取存储器(DRAM)晶胞结构包括晶胞阵列电路区与周边电路区，上述方法包括形成一氧化硅层于一底材上面；接着，形成一第一氮化硅层图案与第二氮化硅层图案于上述晶胞阵列电路区与周边电路区所在的氧化硅层之上；然后，形成一隔离层于上述底材之中；形成一隔离层于该底材之中；随后去除上述第一氮化硅层图案、该第二氮化硅层图案与氧化硅层；接着形成一闸氧化硅层于底材之上面以及形成一多晶硅层于该闸氧化硅层。
接着，形成一金属硅化层于上述多晶硅层之上；然后，形成一抗反射层于上述金属硅化层之上；之后，形成一第三氮化硅层于上述抗反射层之上；接着，蚀刻上述第三氮化硅层、抗反射层、金属硅化层与多晶硅层，直到上述氧化硅层裸露出来为止；然后，形成一第四氮化硅层于上述第三氮化硅层与氧化硅层之上；之后，蚀刻上述周边电路区上之第四氮化硅层，直到上述第三氮化硅层与氧化硅层裸露出来为止。
接着，形成一玻璃层于上述第四氮化硅层、第三氮化硅层与氧化硅层之上；然后，蚀刻上述晶胞阵列电路区上的上述玻璃层、第四氮化硅层、第三氮化硅层与氧化硅层，直到上述底材之上表面裸露出来为止，结果形成一插塞(plug)区；之后，利用一化学机械研磨方法平坦化上述玻璃层、第四氮化硅层、第三氮化硅层，直到上述第三氮化硅层之上表面裸露出来为止；接着，形成一金属层于上述玻璃层、第四氮化硅层、第三氮化硅层与底材之上；最后，利用一化学机械研磨方法平坦化上述金属层，直到上述玻璃层、第四氮化硅层与第三氮化硅层之上表面裸露出来为止。
图1所示为显示本发明的形成一氧化硅层于一底材上面的截面图。
图2所示为显示本发明的形成一多晶硅层、金属硅化层、抗反射层(ARC)与氮化硅层于氧化硅层上面的截面图。
图3所示为显示本发明的蚀刻周边电路区之氮化硅层的截面图。
图4所示为显示本发明的形成一玻璃层于氮化硅层与氧化硅层的上与蚀刻晶胞阵列电路区上的玻璃层、氮化硅层与氧化硅层的截面图。
图5所示为显示本发明之形成一金属插塞的截面图。
图中标号的说明底材100氧化硅层101氮化硅层图案103、102光阻图案104、105P-井区106、108N-井区107、109浅沟渠隔离(shallow trench isolator；STI)110多晶硅层111金属硅化层112
抗反射层(ARC)113氮化硅层114、115、117光阻图案116、119玻璃层118插塞区120插塞1具体实施方式
本发明公开一种有关于动态随机存取存储器(DRAM)晶胞结构的制造方法，详细地说，本发明提供一种利用氧化线间隙壁与回蚀刻制造动态随机存取存储器(DRAM)晶胞结构的方法，并提供其实施例。详细说明如下，所述的较佳实施例只做一说明而不是用来限定本发明。
图1所示为显示本发明之形成一氧化硅层101于一底材100上面的截面图。其中上述底材为一晶圆100，该晶圆100例如是一P-型(100)的晶圆(10±1.5ohm/sq；Epi 7μm)。上述晶圆100上具有P-井区与N-井区。在形成氧化硅层101之前先进行一清洗步骤，接着，沉积一氧化硅层101于上述晶圆100之上，然后，沉积氮化硅层于氧化硅层101之上。其中上述的氧化硅层101与氮化硅层例如分别是以化学气相沉积(CVD)的方法形成的二氧化硅(oxide)与氮化硅(SiN)。上述氧化硅层101的厚度为80～120埃，例如是100埃；而上述氮化硅层的厚度为1300～1700埃，例如是1500埃。之后，在沉积氮化硅层之后再进行一清洗步骤。接着，利用微影工艺所形成的光阻图案104与105作为蚀刻掩膜进行蚀刻上述氮化硅层，直到上述氧化硅层101裸露出来为止，结果形成一氮化硅层图案103与氮化硅层图案102于一晶胞阵列电路区与周国电路区所在的氧化硅层101之上。上述氮化硅层图案103与氮化硅层图案102即为作用区(Active Area)所在位置。而一浅沟渠隔离(shallow trench isolator；STI)110形成在晶圆100之中，其作用在隔离晶体管，使每一晶体管之间能独立运作。上述浅沟渠隔离(shallow trenchisolator；STI)110的材料例如是TEOS。之后去除一氮化硅层图案103、氮化硅层图案102以及氧化硅层101。
图2所示为显示本发明之形成一多晶硅层111、金属硅化层112、抗反射层(ARC)113与氮化硅层114于氧化硅层101上面的截面图。其中上述晶圆100中之阵列电路区与周边电路区分别具有P-井区106、108与N-井区107、109。上述浅沟渠隔离(shallow trench isolator；STI)110形成之后进行一氧化制作工艺，结果形成一二氧化硅(SiO2)层101，此二氧化硅(SiO2)层101是作为一闸极氧化层，上述二氧化硅(SiO2)层101之形成厚度例如是66埃。上述二氧化硅(SiO2)层101形成之前最佳进行一清洗步骤。
接着，沉积一多晶硅层111于上述氧化硅层101之上，然后，沉积一金属硅化层112于上述多晶硅层111之上，之后，沉积一抗反射层113于上述金属硅化层112之上，接着，沉积一氮化硅层114于上述抗反射层113之上。其中上述氧化硅层101为后续蚀刻制作工艺的截止层(stopping layer)。其中上述的多晶硅层111、金属硅化层112、抗反射层(ARC)113与氮化硅层114例如是分别以化学气相沉积(CVD)的方法形成之多晶硅、硅化钨(WSi)、氮氧化硅(SiON)与氮化硅(SiN)。上述多晶硅层111的厚度为600～1000埃，例如是800埃；上述金属硅化层112的厚度为800～1200埃，例如是1000埃；上述抗反射层(ARC)113的厚度为500～700埃，例如是570埃；上述氮化硅层的厚度为1200～1400埃，例如是1320埃。上述金属硅化层112、抗反射层(ARC)113与氮化硅层114形成之前可进行一清洗步骤。
然后，依序蚀刻上述氮化硅层114、抗反射层113、金属硅化层112与多晶硅层111，直到上述氧化硅层101裸露出来为止。蚀刻完成之后接着进行一清洁(clean)步骤，然后进行一快速热回火(Rapid Thermo-AnnealingRTA)制作工艺。上述快速热回火的制作工艺，可以让掺杂多晶硅层中的离子有进一步扩散的机会，另外也可以让氮化硅层更致密(densify)，结果可以使得掺杂多晶硅层与氮化硅层的较佳品质(quality)。
请参考图3，接着，形成一氮化硅层115于上述氮化硅层114与氧化硅层101之上。上述氮化硅层115形成之前依序进行一清洗步骤与一氧化步骤，上述氧化步骤所形成的氧化层厚度为20～40埃。然后，于上述氮化硅层115形成之后进行一清洗步骤。之后，以光阻图案116为蚀刻掩膜进行蚀刻上述周边电路区的氮化硅层115，蚀刻直到上述氧化硅层101裸露出来为止，结果上述周边电路区的氮化硅层最后留下侧壁的氮化硅层117。接着，将上述之光阻图案116去除。
请参考图4，然后，形成一玻璃层118于上述氮化硅层115、氮化硅层117与氧化硅层101之上，上述玻璃层的材料为硼磷硅玻璃(BPSG)。光阻形成之前进行一清洁(clean)步骤。之后，以光阻图案119为蚀刻掩膜进行蚀刻上述晶胞阵列电路区上的上述玻璃层118、氮化硅层之115、氮化硅层114与氧化硅层101，直到上述底材100的上表面裸露出来为止，结果部分的上述玻璃层118、氮化硅层的115、氮化硅层114、氧化硅层101与上述底材100之表面被蚀刻。上述底材100之表面被蚀刻形成一硅凹(Si-recess)。接着，将上述之光阻图案119去除。然后，进行一离子植入制作工艺，将离子植入插塞区120下之底材100之中。
请参考图5，填充一金属层以制作金属插塞121。接着，利用一化学机械研磨(CMP)方法平坦化上述玻璃118、氮化硅层115、氮化硅层114，直到上述晶胞阵列电路区的氮化硅层114的上表面裸露出来为止。然后，形成一金属层于上述玻璃层118、氮化硅层115、氮化硅层114与底材100之上。之后，再利用一化学机械研磨方法(CMP)平坦化上述金属层，直到上述玻璃层118、氮化硅层115与氮化硅层114之上表面裸露出来为止，结果形成金属插塞121，此即为本发明的动态随机存取存储器(DRAM)晶胞结构。上述金属层之材料举例来说可包含钨(W)。
对熟悉此领域技艺的人来说，本发明虽以一较佳实例阐明如上，然而其并非用以限定本发明精神。在不脱离本发明的精神与范围内所作的修改与类似的安排，均应包含在本发明的范围内，这样的范围应该与覆盖在所有修改与类似结构的最宽广的诠释一致。因此，阐明如上的本发明一较佳实施例，可用来鉴别不脱离本发明之精神与范围内所作的各种改变。
权利要求
1.一种利用氧化线间隙壁与回蚀刻制造动态随机存取存储器的晶胞结构的方法，该动态随机存取存储器的晶胞结构包括晶胞阵列电路区与周边电路区，该方法的步骤包括形成一氧化硅层于一底材之上；形成一第一氮化硅层图案与第二氮化硅层图案于该晶胞阵列电路区与该周边电路区所在的氧化硅层之上；形成一隔离层于该底材之中；去除上述第一氮化硅层图案、该第二氮化硅层图案与氧化硅层；形成一闸氧化硅层于底材之上面；形成一多晶硅层于该闸氧化硅层；形成一金属硅化层于该多晶硅层之上；形成一抗反射层于该金属硅化层之上；形成一第三氮化硅层于该抗反射层之上；蚀刻该第三氮化硅层、该抗反射层、该金属硅化层与该多晶硅层，直到该氧化硅层裸露出来为止；形成一第四氮化硅层于该第三氮化硅层与该氧化硅层之上；蚀刻该周边电路区上之该第四氮化硅层，直到该第三氮化硅层与该氧化硅层裸露出来为止；形成一玻璃层于该第四氮化硅层、该第三氮化硅层与该氧化硅层之上；蚀刻该晶胞阵列电路区上之该玻璃层、该第四氮化硅层、该第三氮化硅层与该氧化硅层，直到该底材之上表面裸露出来为止，结果形成一插塞区；利用一化学机械研磨方法平坦化该玻璃层、该第四氮化硅层、该第三氮化硅层，直到该晶胞阵列电路区之该第三氮化硅层之上表面裸露出来为止；形成一金属层于该玻璃层、该第四氮化硅层、该第三氮化硅层与该底材之上；以及利用一化学机械研磨方法平坦化该金属层，直到该玻璃层、该第四氮化硅层与该第三氮化硅层之上表面裸露出来为止。
2.如权利要求1所述的利用氧化线间隙壁与回蚀刻制造动态随机存取存储器晶胞结构的方法，其特征在于，该底材为一晶圆，该底材中具有P-井区与N-井区。
3.如权利要求1所述的利用氧化线间隙壁与回蚀刻制造动态随机存取存储器晶胞结构的方法，其特征在于，包括一于形成该氧化硅层之前、形成该第一氮化硅层图案与该第二氮化硅层图案之后、形成该金属硅化层之前、形成该抗反射层之前、形成该第三氮化硅层与形成该第四氮化硅层之后分别进行一清洗步骤。
4.如权利要求1所述的利用氧化线间隙壁与回蚀刻制造动态随机存取存储器晶胞结构的方法，其特征在于，该氧化硅层之厚度为80～120埃。
5.如权利要求1所述的利用氧化线间隙壁与回蚀刻制造动态随机存取存储器晶胞结构的方法，其特征在于，该第一氮化硅层图案之厚度为1300～1700埃。
6.如权利要求1所述的利用氧化线间隙壁与回蚀刻制造动态随机存取存储器晶胞结构的方法，其特征在于，该第二氮化硅层图案之厚度为1300～1700埃。
7.如权利要求1所述的利用氧化线间隙壁与回蚀刻制造动态随机存取存储器晶胞结构的方法，其特征在于，该多晶硅层之厚度为600～1000埃。
8.如权利要求1所述的利用氧化线间隙壁与回蚀刻制造动态随机存取存储器晶胞结构的方法，其特征在于，该该抗反射层之厚度为500～700埃。
9.如权利要求1所述的利用氧化线间隙壁与回蚀刻制造动态随机存取存储器晶胞结构的方法，其特征在于，该第三氮化硅层之厚度为1200～1400埃。
10.如权利要求1所述的利用氧化线间隙壁与回蚀刻制造动态随机存取存储器晶胞结构的方法，其特征在于，该第四氮化硅层之厚度为500～700埃。
11.如权利要求1所述的利用氧化线间隙壁与回蚀刻制造动态随机存取存储器晶胞结构的方法，其特征在于，该隔离层之材料为TEOS，该抗反射层之材料为氮氧化硅。
12.如权利要求5所述的利用氧化线间隙壁与回蚀刻制造动态随机存取存储器晶胞结构的方法，其特征在于，还包括于该隔离层形成之后进行一氧化制作程序，结果形成一二氧化硅层。
13.如权利要求1所述的利用氧化线间隙壁与回蚀刻制造动态随机存取存储器晶胞结构的方法，其特征在于，该金属硅化层之材料为硅化钨，该硅化钨的厚度为800～1200埃。
14.如权利要求1所述的利用氧化线间隙壁与回蚀刻制造动态随机存取存储器晶胞结构的方法，其特征在于，还包括一在形成该第四氮化硅层之前依序进行一清洗步骤与一氧化步骤，该氧化步骤所形成之氧化层厚度为20～40埃。
15.如权利要求1所述的利用氧化线间隙壁与回蚀刻制造动态随机存取存储器晶胞结构的方法，其特征在于，该玻璃层之材料为硼磷硅玻璃，而该金属层之材料为钨。
16.如权利要求1所述的利用氧化线间隙壁与回蚀刻制造动态随机存取存储器晶胞结构的方法，其特征在于，还包括一在该插塞区形成之后将离子植入该插塞区下的该底材中的步骤。
全文摘要
一种利用氧化线间隙与蚀刻制造DRAM晶胞结构的方法，该结构含晶胞阵列电路区与周边电路区；方法之步骤含依次在底材上形成氧化硅层、第一SiN层图案与在该结构的氧化硅层形成第二SiN层图案，再在底材上形成隔离层，去除第一、二SiN图案和氧化硅层；在底材上依次形成闸氧化层、多晶硅层、金属硅化层、抗反射层和第三SiN层，逐一回蚀刻至氧化硅层裸露，在第三SiN层与氧化硅层上形成第四SiN层、蚀刻周边电路区第四SiN层至第三SiN层裸露；在第四、三SiN层和氧化硅层上形成玻璃层，在晶胞阵列电路区逐一回蚀刻至底材表面裸露形成插塞区，以CMP平坦化至第三氮化硅层表面裸露；在玻璃层、第四、三SiN层与底材上形成金属层以CMP平坦化至它们的上表面裸露。
文档编号H01L21/8242GK1604308SQ0314342
公开日2005年4月6日 申请日期2003年9月30日 优先权日2003年9月30日
发明者三重野文健, 李若加, 陈国庆, 俞昌, 李奉载 申请人:中芯国际集成电路制造(上海)有限公司