专利名称：集成电路的斜主动区域半导体组件结构的制作方法
技术领域：
本发明涉及一种半导体动态随机存取储存器(DRAM)的改进结构，特别是一种具有斜主动区域(titled active area)的动态随机存取储存器。
背景技术：
动态随机存取储存器(dynamic random access memory；DRAM)是一种主要的挥发性(volatile)储存器。储存单元(cell)通常由电容器与晶体管所构成，晶体管的掺杂区域或称主动区域(active area)与电容的一端连接，电容的另一端则与参考电位连接，因此，制造DRAM存储单元包含了晶体管与电容的制作工艺。一般典型的动态随机存取储存器是在半导体的基板上制造金属氧化物半导体场效应晶体管(MOSFET)与电容器，利用接触窗来连接电容器的电荷储存电极(storage node)与金属氧化物半导体场效应晶体管的源极作电性接触。藉由电容器与源极区的电性接触，数字信息储存在电容器并藉上述的晶体管、位线、字线阵列取得所储存的数字数据。藉由电容器与源极区的电性接触，数字数据储存在电容器并藉金属氧化物半导体场效应晶体管、位线(bit line)、字线(word line)数组来取得电容器的数字数据。一般平板型电容器为最常用的电容结构，为了增加组件的密度，DRAM技术倾向于将尺寸降低，因为尺寸的降低，相对的电容面积也下降而造成电容储存能力的减少，使对电容的刷新(refresh)频率也会增加。为了解决上述的问题进而发展了沟渠式电容储存数据与堆栈式电容，沟渠式电容有时会有漏电流的现象。
图1为传统的数组式接触窗主动区域结构。现有技术在底材中利用离子布植技术(ion implantation)制作出数组式的主动区域或称漏极与源极区域(source and drain)。之后，利用蚀刻与沉积技术形成自对准接触(self-aligned contact；SAC)的导电性栓于介电层之中，可以利用CVD沉积于多晶硅回填进入接触穿孔之中，再回蚀刻或研磨而形成上述的多晶硅栓。电容器上电极的线宽容许度(line width tolerance)与位线接触的线宽容许度(CD variation)、与微影制作工艺的误对准范围(mis-align spec)相关。随着线宽的持续缩减，间距的要求也变的愈来愈小，如此将使得位线接触与冠状电容器上电极的隔离，成为防碍制作工艺良率(yield)的问题。另一方面，周边电路比中心电路的位线接触洞更深，也加深了制作工艺上的问题。基于技术的进展，图1的结构受到限制，因此有必要提出一新的结构。
发明内容
如上所述，如何突破现有技术的极限，加宽存储单元接触结构和储存电极接触结构乃是本发明所要解决的技术问题，为此，本发明的目的是提供一种具有斜主动区域(titled active area)的半导体组件结构，特别用于动态随机存取储存器中的存储单元接触结构。
本发明的另一目的是提供一具有斜主动区域(titled active area)的半导体组件结构，特别用于动态随机存取储存器中的储存电极接触结构。
本发明的方案如下根据本发明的半导体组件结构，其特点在于包含闸氧化层，位于底材之上；闸极位于上述闸氧化层之上；斜主动区域(titled active area)，位于该底材之中的该闸极两侧；接触窗(contact window)，配置于相对应之上述斜主动区域(titled active area)之上；氧化线性间隙壁(oxide linespacer；OLS)，配置于对应的该接触窗(contact window)的侧，以加宽接触区域用做为存储单元(cell)或储存电极(storage node)接触结构。其中上述的斜主动区域(titled active area)包含两端为水平部以及一倾斜部相连接所组成。该接触窗(contact window)配置于该倾斜部之上侧。其中上述的氧化线性间隙壁(oxide line spacer；OLS)的形状为直线带状或T形状。
本发明的较佳实施例将于往后的说明文字中辅以下列图形做更详细的阐述图1为现有技术的结构示意图。
图2为本发明具有斜主动区域(titled active area)的动态随机存取储存器的斜主动区域(titled active area)结构示意图。
图3为本发明具有斜主动区域(titled active area)的动态随机存取储存器的接触窗结构示意图。
图4为本发明具有斜主动区域(titled active area)的动态随机存取储存器结构的示意图。
具体实施例方式
本发明所要揭示的是一种具有斜主动区域(titled active area)的动态随机存取储存器的存储单元和储存电极的接触结构。本发明的制造方法阐述如下以半导体材料作为一底材，例如可以使用一晶向为<100>的单晶硅做为本发明实施例的底材。随后，隔离区域如浅沟渠式隔离区域(shallowtrench isolation；STI)或场氧化区域(FOX)先行利用已知的技术制作于底材之中。接着，二氧化硅层形成于底材之上做为闸极氧化层，此二氧化硅层一般为利用热氧化法形成，制作工艺温度约为700至1100℃之间形成厚度约50至200埃。仍请参阅图2，闸极结构利用传统的技术图案化于晶圆之上，闸极结构可以包含多晶硅层沉积于二氧化硅层上，以一实施例而言，此多晶硅层利用化学气相沉积法(CVD)形成，然后以微影与蚀刻技术形成闸极结构。然后以离子植入方式形成掺杂区或主动区域(active area)做为漏极以及源极。请参阅图2，本发明的主要特征在于本发明的结构是具有斜主动区域(titledactive area)的动态随机存取储存器的斜主动区域(titled active area)结构示意图。其它如定义电容或是字线(word line)可依据现有技术制作。相较于现有技术，本发明的主动区域(titled active area)结构200采用两端为水平部210与一倾斜部220相连接所组成。本发明的半导体组件结构特征在于包含闸氧化层位于底材之上，闸极位于上述闸氧化层之上。斜主动区域(titled active area)位于该底材之中以及闸极的两侧。接触窗(contactwindow)配置于相对应的上述斜主动区域(titled active area)之上，氧化线性间隙壁(oxide line spacer；OLS)配置于对应的该接触窗(contact window)之侧，以加宽接触区域用做为存储单元(cell)或储存电极(storage node)接触结构。
如图3所示为本发明具有斜主动区域(titled active area)的动态随机存取储存器的接触窗结构示意图。若干个接触窗(contact window)300，配置于斜主动区域(titled active area)200之上。以一实施例而言，接触窗(contact window)300配置于一相对应的斜主动区域(titled activearea)200的倾斜部220之上侧。两氧化线性间隙壁(oxide line spacer；OLS)310配置于对应的接触窗(contact window)300两侧，以加宽接触区域(area)。图4所示为本发明具有斜主动区域(titled active area)的动态随机存取储存器结构的示意图。其中除包含斜主动区域(titled activearea)200、接触窗(contact window)300、以及氧化线性间隙壁(oxide linespacer；OLS)310之外，包含闸极结构400配置以及字线(word line)410配置。
在形成闸极结构之后，可以利用蚀刻与沉积技术形成导电性栓于闸极上方的介电层之中，对此实施例而言可以使用多晶硅栓(poly plug)，以较佳实施例中，可以利用CVD沉积于多晶硅回填进入接触穿孔之中，再回蚀刻或化学机械研磨法(CMP)而形成上述的多晶硅栓。以最佳实施例而言，本发明的多晶硅为掺杂的多晶硅(doped polysilicon)或是同步掺杂的多晶硅(in-situ doped polysilicon)。上述介电层可以采用绝缘材料如氧化层、BPSG、PSG或其它均等功能的材料做为绝缘层。
发明以较佳实施例说明如上，而熟悉此领域技艺者，在不脱离本发明的精神范围内，当可作些许更动润饰，但本发明的保护范围更当视本发明的权利要求范围及其等同领域而定。
权利要求
1.一种半导体组件结构，其特征在于包含闸氧化层，位于底材之上；闸极位于上述闸氧化层之上；斜主动区域，位于该底材之中的该闸极两侧；接触窗，配置于相对应之上述斜主动区域之上；氧化线性间隙壁，配置于对应该接触窗之侧，以加宽接触区域用做为存储单元接触结构。
2.如权利要求1所述的半导体组件结构，其特征在于，上述的斜主动区域包含两端为水平部以及一倾斜部相连接所组成。
3.如权利要求1所述的半导体组件结构，其特征在于，上述的接触窗配置于该倾斜部之上侧。
4.如权利要求1所述的半导体组件结构，其特征在于，上述的氧化线性间隙壁的形状为直线带状。
5.如权利要求1所述的半导体组件结构，其特征在于，上述的氧化线性间隙壁的形状为T形状。
6.一种半导体组件结构，其特征在于包含闸氧化层，位于底材之上；闸极位于上述闸氧化层之上；斜主动区域，位于该底材之中的该闸极两侧；接触窗，配置于相对应之上述斜主动区域之上；氧化线之侧，以加宽接触区域用做为储存电极接触结构。
7.如权利要求6所述的半导体组件结构，其特征在于，上述的斜主动区域包含两端为水平部以及一倾斜部相连接所组成。
8.如权利要求7所述的半导体组件结构，其特征在于，上述的接触窗配置于该倾斜部之上侧。
9.如权利要求6所述的半导体组件结构，其特征在于，上述的氧化线性间隙壁的形状为直线带状。
10.如权利要求6所述的半导体组件结构，其特征在于，上述的氧化线性间隙壁的形状为T形状。
全文摘要
本发明的半导体组件结构特征在于包含闸氧化层，位于底材之上；闸极位于上述闸氧化层之上；斜主动区域(titled active area)，位于该底材的中，该闸极的两侧；接触窗(contact window)，配置于相对应之上述斜主动区域(titled active area)之上；氧化线性间隙壁(oxide line spacer；OLS)，配置于对应的该接触窗(contact window)之侧，以加宽接触区域用做为存储单元(cell)或储存电极(storage node)接触结构。
文档编号H01L27/108GK1604333SQ0314342
公开日2005年4月6日 申请日期2003年9月30日 优先权日2003年9月30日
发明者三重野文健 申请人:中芯国际集成电路制造(上海)有限公司