形成多孔低‑k结构的系统和方法与流程

本发明的实施例涉及集成电路器件，更具体地，涉及形成多孔低-k结构的系统和方法。

背景技术：

半导体集成电路(IC)工业已经经历了快速增长。IC材料和设计中的技术进步已经产生了多代IC，其中，每一代都比上一代具有更小和更复杂的电路。然而，这些进步已经增加了处理和制造IC的复杂性，并且为了实现这些进步，需要IC处理和制造中的类似发展。在集成电路演化过程中，功能密度(即，每芯片面积的互连器件的数量)已经普遍增大，而几何尺寸(即，可以使用制造工艺产生的最小组件(或线))已经减小。

作为半导体制造的部分，可以形成金属沟槽。金属沟槽可以用作为IC的各个组件提供互连的金属线。金属沟槽由低-k介电材料分隔开。然而，传统的半导体制造技术没有提供足够多孔的低-k介电材料。这可能会对传统半导体IC的性能产生不利的影响。

因此，虽然传统IC中的低-k材料对于它们的预期目的通常已经足够，但是它们不是在每个方面都已完全令人满意。

技术实现要素：

本发明的实施例提供了一种半导体器件，包括：衬底；多个导电元件，设置在所述衬底上方，其中，所述导电元件通过多个开口彼此分隔开；以及介电材料，设置在所述导电元件上方和所述导电元件之间，其中，所述介电材料包括：第一部分，设置在所述开口内；以及第二部分，设置在所述开口上方和所述导电元件上方；其中，所述第一部分基本比所述第二部分更多孔。

本发明的另一实施例提供了一种半导体器件，包括：衬底；多个金属元件，设置在所述衬底上方；以及低-k介电材料，设置在所述金属元件之间和所述金属元件上方，其中，所述低-k介电材料包括：第一部分，设置在所述金属元件之间，所述第一部分具有第一介电常数；以及第二部分，设置在所述金属元件上方，所述第二部分具有第二介电常数；其中：所述第一介电常数低于所述第二介电常数；以及所述第一介电常数和所述第二介电常数均小于二氧化硅的介电常数。

本发明的又一实施例提供了一种制造半导体器件的方法，包括：在衬底上方形成多个导电元件，其中，所述导电元件通过多个开口彼此分隔开；在所述导电元件上方形成阻挡层，其中，所述阻挡层形成为覆盖所述开口的侧壁；对所述阻挡层实施处理工艺，其中，在实施所述处理工艺之后，所述阻挡层变成亲水的；以及在已经实施所述处理工艺之后，在所述阻挡层上方形成介电材料，其中，所述介电材料填充所述开口并且包含多个致孔剂。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1至图5和图9至图12是根据本发明的一些实施例的处于制造的各个阶段的半导体器件的图示截面侧视图。

图6A至图6B示出了根据本发明的一些实施例的用于形成低-k介电材料的前体的第一组分和第二组分的化学式。

图7示出了根据本发明的一些实施例的单体和由单体构成的胶束的简图。

图8A至图8B示出了根据本发明的一些实施例的可以形成图7的胶束的表面活性剂型致孔剂的化学式。

图13是根据本发明的一些实施例的示出低-k介电材料内的硅含量的变化的图示。

图14是根据本发明的一些实施例的示出制造半导体器件的方法的流程图。

具体实施方式

以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。

随着半导体制造技术不断发展，低-k介电材料已经用于提供集成电路(IC)中的导电元件(诸如金属沟槽)之间的隔离。低-k介电材料可以指介电常数低于二氧化硅的介电常数的材料，二氧化硅的介电常数为约3.9。换句话说，低-k介电材料的介电常数小于约3.9。通常地，随着介电材料的孔隙率的增加，介电材料显示出更好的低-k性质，这是期望的。例如，更多孔的低-k结构可以提供更好的R_xC性能。不幸的是，传统的半导体制造一直没有能够提供具有足够孔隙率的介电结构。因此，以下讨论的本发明的实施例涉及具有增大的孔隙率的低-k介电结构和制造这样的低-k介电结构的方法。

图1至图5和图9至图12是根据本发明的各个方面的处于各个制造阶段的半导体器件50的图示局部截面侧视图。半导体器件50可以包括集成电路(IC)芯片、片上系统(SoC)或它们的部分，并且可以包括诸如电阻器、电容器、电感器、二极管、金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧化物半导体(CMOS)晶体管、双极结型晶体管(BJT)、横向扩散MOS(LDMOS)晶体管、高功率MOS晶体管或其它类型的晶体管的各个无源和有源微电子器件。

参照图2，半导体器件50包括衬底60。在一些实施例中，衬底60是掺杂有诸如硼的p-型掺杂剂的硅衬底(例如，p-型衬底)。可选地，衬底60可以是另一合适的半导体材料。例如，衬底60可以是掺杂有诸如磷或砷的n-型掺杂剂的硅衬底(n-型衬底)。衬底60可以包括诸如锗和金刚石的其它元素半导体。衬底60可选择地包括化合物半导体和/或合金半导体。此外，衬底60可以包括外延层(epi层)，可以是应变的以用于性能增强，并且可以包括绝缘体上硅(SOI)结构。

在一些实施例中，衬底60基本导电或半导电。电阻可以小于约10³欧姆-米。在一些实施例中，衬底60包含金属、金属合金或具有化学式MX_a的金属氮化物/硫化物/硒化物/氧化物/硅化物，其中，M是金属，以及X是N、S、Se、O、Si，并且其中“a”在从约0.4至2.5的范围内。例如，衬底60可以包含Ti、Al、Co、Ru、TiN、WN₂或TaN。

在一些其它实施例中，衬底60包含介电常数在从约1至约40范围内的介电材料。在一些其它实施例中，衬底60包含硅、金属氧化物或金属氮化物，其中化学式是MX_b，其中，M是金属或硅，以及X是N或O，并且其中“b”在从约0.4至2.5的范围内。例如，衬底60可以包含SiO₂、氮化硅、氧化铝、氧化铪或氧化镧。

应该理解，可以在衬底60中形成多个漏极/源极，以及可以在衬底60上方形成多个栅极。然而，为了简便，这些漏极/源极或栅极在这里没有具体示出。

之后，在衬底60上方形成蚀刻停止层80。可以使用沉积工艺形成蚀刻停止层80。在各个实施例中，蚀刻停止层80可以包含诸如金属材料的合适的导电材料。

之后，在蚀刻停止层80上方形成导电层90。可以通过沉积工艺形成导电层90。在各个实施例中，导电层90可以包含铜、铝、钨或它们的组合。配置用于导电层90和蚀刻停止层80的材料组成从而使得导电层90和蚀刻停止层80之间有足够的蚀刻选择性。换句话说，导电层90和蚀刻停止层80具有基本不同的蚀刻速率，从而使得可以蚀刻导电层90而不蚀刻蚀刻停止层80，反之亦然。

现在参照图2，在导电层90中形成多个开口或凹槽100。开口100通过例如干蚀刻工艺或湿蚀刻工艺的蚀刻工艺形成。由于导电层90和蚀刻停止层80之间的高蚀刻选择性，因而配置蚀刻剂从而使得将蚀刻掉导电层90而留下几乎完整的蚀刻停止层80。导电层90的剩余部分可以称为导电元件90。

现在参照图3，阻挡层110形成在导电元件90的顶面和侧面上方(以及通过开口100暴露的部分蚀刻停止层80上方)。阻挡层110通过合适的沉积工艺形成并且可以包含诸如氮化硅或碳化硅等的介电材料。

现在参照图4，在已经形成阻挡层110之后，实施处理工艺130以处理阻挡层110。在一些实施例中，处理工艺130包括使用NH₃、O₂、He、Ar、N₂O或CO₂的等离子体处理工艺。在一些实施例中，处理工艺130的流量在从约500标准立方厘米每分钟(sccm)至约2000sccm的范围内。在一些实施例中，处理工艺130的工艺温度在从约100摄氏度至约400摄氏度的范围内。在一些实施例中，处理工艺130的工艺压力在从约0.1托至约10托的范围内。在一些实施例中，处理工艺130的工艺功率在从约50瓦至约1500瓦的范围内。在一些实施例中，处理工艺130的工艺持续时间在从约2秒至约120秒的范围内。

处理工艺130改变了阻挡层110的表面的疏水性。更具体地，如果不通过处理工艺130处理，阻挡层110的表面具有一定的疏水性。在通过处理工艺130处理之后，阻挡层110的表面变成亲水的。实验数据证实了上述处理工艺130的工艺条件配置为优化阻挡层110的表面的亲水特性。例如，在一些实施例中，阻挡层110的亲水表面的表面接触角小于约93度，例如在从约10度至约90度的范围内。阻挡层110的表面的亲水性质将有助于提高将在后续工艺中在开口100中形成的低-k介电材料的孔隙率，这将在下面更详细地讨论。

现在参照图5，在阻挡层110上方形成低-k介电材料200。低-k介电材料是指介电常数小于二氧化硅的介电常数的介电材料。如图5所示，低-k介电材料200填充开口100。在一些实施例中，低-k介电材料200通过旋涂介电(SOD)涂布工艺形成。低-k介电材料200的聚合物基质的前体包括两种组分：第一组分不包含甲基硅(Si-Me)以及第二组分包含Si-Me。在一些实施例中，第一组分(不包含Si-Me)包含正硅酸乙酯(TEOS)和正硅酸甲酯(TMOS)。TEOS具有以下化学式：

TMOS具有以下化学式：

在一些实施例中，第二组分(包含Si-Me)包含三乙氧基甲基硅烷(MTES)和三甲氧基甲基硅烷(MTMS)。MTES具有以下化学式：

MTMS具有以下化学式：

TEOS、TMOS、MTES和MTMS的化学式也在图6A和图6B中示出。

根据本发明的各个方面，甲基含量(CH₃或Me)可以影响最终的低-k介电材料200的性质。作为实例，前体的Si-Me含量涉及(或影响)低-k介电材料200中的最终硅-碳(Si-C)面积。Si-Me含量也可以影响低-k介电材料200的疏水性。然而用于形成低-k介电材料的传统方法很少注意到前体的Si-Me含量，本发明意识到，配置Si-Me含量以影响低-k介电材料200的性质是有益的，这将影响后续讨论的多孔结构的形成。

在一些实施例中，通过配置前体的第二组分(包含Si-Me)和第一组分(未包含Si-Me)的混合比率(以摩尔为单位)控制Si-Me含量。例如，根据本发明的各个方面，前体的第二组分与第一组分的混合比率配置为在从约0.1至约10的范围内。在一些实施例中，前体的第二组分与第一组分的混合比率配置为在从约0.3至约3的范围内。这些范围配置为优化低-k介电材料200的材料性质以促进开口100内的部分低-k介电材料中的多孔结构的形成。在一些实施例中，上述讨论的混合比率的范围可以导致Si-C面积大于约8.3。

回参照图5，低-k介电材料200包含多个致孔剂分子210。根据本发明的各个方面，致孔剂分子210包括可以形成胶束的表面活性剂(也称为胶束模板)，致孔剂分子210是在水溶液中将它们本身布置为大约球面形式的脂质分子。提供了实例，图7示出了根据本发明的实施例的胶束和共同构成胶束的多个单体的简图。

胶束包含疏水区域和亲水区域。图8A和图8B示出了可以形成图6的胶束模板的表面活性剂型致孔剂的两个示例实施例的化学式。在图8A中，表面活性剂型致孔剂是具有亲水组分和疏水组分的二嵌段共聚物。在一些实施例中，亲水组分是聚乙烯氧化物(称为PEO)，以及疏水组分是聚丙烯氧化物(称为PPO)。在这些实施例中，二嵌段共聚物具有下述化学式(也如图8A所示)：

在图8B中，表面活性剂型致孔剂是具有第一亲水组分、疏水组分和第二亲水组分的三嵌段共聚物。在一些实施例中，第一亲水组分是PEO、疏水组分是PPO以及第二亲水组分也是PEO。在这些实施例中，三嵌段共聚物具有下述化学式(也如图8B所示)：

不管实施例，应该理解，根据本发明的实施例，外表面(即，球面)处或附近的胶束(如图7所示)的区域是亲水的。

再次回参照图5，胶束的外表面亲水的事实有助于促进致孔剂210朝向开口100的运动，特别是由于阻挡层110的处理的表面也是亲水的。换句话说，因为致孔剂210中的胶束具有亲水的外表面，所以它们被吸引至处理的阻挡层110的亲水表面。由于表面吸引力，低-k介电材料200内的致孔剂210被“吸”至开口100以及将被“捕获”至开口100内。如上所述，精心地配置前体组分的Si-Me含量也促进致孔剂向开口100的运动。低-k材料200可以具有将致孔剂210有效地向下“推”至开口100的疏水性。

已经通过实验数据注意到，如果正确地配置工艺条件(例如，1.用于使阻挡层110更亲水的处理工艺130和2.用于基质前体组分的混合比率以获得期望的Si-Me含量)，则基本大多数致孔剂210将被“捕获”至开口100内。在一些实施例中，大于一定尺寸的几乎全部(例如，大于99％)的致孔剂210将被“捕获”至开口100内。不在开口100内的致孔剂明显地更小，到电子检验机(例如，傅里叶变换红外光谱(FTIR)机)可能甚至出现看不见它们的程度。例如，开口100内的致孔剂210的直径可能在几纳米的范围内，而开口100外的致孔剂的直径可能在几埃的范围内，这可能导致数百倍甚至数千倍的整体尺寸差异。由于这个原因并且也为了简单起见，设置在开口100外的任何致孔剂在此处没有具体示出。

现在参照图9，对半导体器件50实施固化工艺300。固化工艺300可以在高温下实施并且可以包括紫外线(UV)工艺或热工艺。在UV固化工艺中，工艺温度可以在从约350摄氏度至约450摄氏度的范围内，并且工艺持续时间可以持续约3分钟至约10分钟。在热固化工艺中，工艺温度可以在从约350摄氏度至约450摄氏度的范围内，并且工艺持续时间可以持续约30分钟至约120分钟。

固化工艺300将致孔剂210转变成多孔元件310。例如，致孔剂210内的胶束通过固化工艺300蒸发或以其它方式去除。因此，形成多孔结构(即，空的或中空的空间)以代替每个致孔剂210。多孔元件310使部分低-k电介质(甚至更低-k)填充开口100。这是因为多孔元件内的空气的介电常数约为1，低于低-k材料本身的介电常数。以这种方式，填充开口100的部分低-k介电材料200的整体介电常数由于多孔元件310的存在而降低。

现在参照图10，在至少一些导电元件90上方形成一个或多个通孔开口。例如，在一个导电元件90上方形成通孔开口320。通孔开口320可以通过例如湿蚀刻工艺或干蚀刻工艺的蚀刻工艺形成。在一些实施例中，通孔开口320可以是倒梯形形状，从而使得通孔开口320的顶部较宽而底部较窄。这样有助于在随后的工艺中更容易地将导电材料填充至开口320。

现在参照图11，在通孔开口320的内侧形成阻挡层340。换句话说，阻挡层340形成在开口320的侧壁表面(低-k介电材料200的侧壁)上和导电元件90之上的部分阻挡层110上方。在一些实施例中，阻挡层340通过合适的沉积工艺形成。在一些实施例中，阻挡层340和阻挡层110具有相同的材料组成并且通过类似的沉积工艺形成。此后，蚀刻掉设置在通孔开口320下面的部分阻挡层340和阻挡层110，因此部分导电元件90通过通孔开口320暴露。

现在参照图12，在通孔开口320内形成导电通孔360。导电通孔360可以通过合适的沉积工艺形成。导电通孔360可以包含例如铜、铝、钨或它们的组合的金属材料。应该理解，导电通孔360和导电元件90可以形成为多层互连结构的一部分。例如，导电元件90可以形成为互连结构的特定互连层中的金属线(例如，Metal-0或Metal-1)，以及导电通孔360提供互连结构的不同互连层中的导电通孔360下面的导电元件90与其它元件(例如，另一金属线)之间的电连接。

低-k介电材料200提供用于各个导电元件90的电绝缘。低-k介电材料200可以在概念上分为部分200A和200B，在概念上，通过图12中示出的虚线分隔开。应该理解，在200A和200B之间没有实际的物理分隔，并且此处概念上的分离仅仅是便于随后的讨论。部分200A是填充开口100的低-k介电材料200的区段，而部分200B是设置在开口100外(和部分200A之上)的低-k介电材料200的区段。

如上所述，由于开口100内的阻挡层110的处理表面的亲水性质以及致孔剂210(如图5所示)的外表面的亲水性质，因此低-k介电材料200内的致孔剂210聚集在低-k介电材料200的部分200A内。含Si-Me的前体和不含Si-Me的前体的精心配置的混合比率也产生有助于将致孔剂210向下推至部分200A的低-k介电材料的性质。因此，在将这些致孔剂210转变成多孔元件310的固化工艺300之后，低-k介电材料200的部分200A的孔隙率基本大于低-k介电材料200的部分200B的孔隙率。这是因为部分200A内的多孔元件310的高浓度，而设置在部分200B内的多孔元件的尺寸和数量明显更小(例如，5-10倍的直径差异)。由于这个原因并且为了简单起见，部分200B中的多孔元件不在此处具体示出。在一些实施例中，部分200A比部分200B多孔至少1.3倍至3倍以上。例如，部分200A的孔隙率在从约20％至约30％的范围内，而部分200B的孔隙率在从约10％至约15％的范围内。

同样，因为多孔元件310包括大部分空气—空气的低介电常数约为1—因此，低-k介电材料200的部分200A的介电常数基本低于低-k介电材料200的部分200B的介电常数。在一些实施例中，部分200A的介电常数在从约1.3至约2.3的范围内，而部分200B的介电常数在从约2.3至约3.5的范围内。部分200A的介电常数的较低值是有利的，因为部分200A是提供导电元件90之间的电隔离的部分。在这方面，低-k材料200甚至是更“低-k”的。在其它情况下，介电常数的较低值提高了R_xC性能。

作为低-k介电材料200的部分200A和200B之间的孔隙率和介电常数差异的必然的结果，这两部分200A和200B的硅含量也不同。这在图13中示出，图13是示出实验样品的硅含量的图。该图具有X-轴和Y-轴。X-轴代表深度或距离(从顶部至底部测量)，以及Y-轴代表硅含量。图13示出了曲线图400。曲线图400代表低-k介电材料200的硅含量从开口100的顶部(例如，通孔360的上表面附近)至底部的变化。

基于曲线图400，可以看出，低-k介电层的硅含量始终保持均匀。在曲线图400的区段400A中，区段400A代表了填充开口100的低-k介电材料的部分200A的大约的硅含量，硅含量低。换言之，填充开口100的低-k介电材料200的部分200A的孔隙率高。相反，在曲线图400的区段400B中，区段400B代表了开口100外的低-k介电材料的部分200B的大约的硅含量，硅含量高。换言之，设置在导电元件90之上的低-k介电材料200的部分200B的孔隙率低。

图14是根据本发明的各个方面的实施半导体制造工艺的方法500的流程图。

方法500包括在衬底上方形成多个导电元件的步骤510。导电元件通过多个开口彼此分隔开。

方法500包括在导电元件上方形成阻挡层的步骤520。阻挡层形成为覆盖开口的侧壁。

方法500包括对阻挡层实施处理工艺的步骤530。在实施处理工艺之后，阻挡层变成亲水的。在一些实施例中，处理工艺包括使用NH₃、O₂、He、Ar、N₂O或CO₂的等离子体工艺。在一些实施例中，处理工艺在下述工艺条件下实施：流量在从约500标准立方厘米每分钟(sccm)至约2000sccm的范围内；工艺温度在从约100摄氏度至约400摄氏度的范围内；工艺压力在从约0.1托至约10托的范围内；工艺功率在从约50瓦至约1500瓦的范围内；以及工艺持续时间在从约2秒至约120秒的范围内。

方法500包括在已经实施处理工艺之后，在阻挡层上方形成介电材料的步骤540。介电材料可以是介电常数低于二氧化硅的介电常数的低-k介电材料。介电材料填充开口并且包含多个致孔剂。在一些实施例中，形成介电材料的步骤540包括配置含甲基前体组分与无甲基前体组分的混合比率。在一些实施例中，实施介电材料的形成从而使得致孔剂聚集在开口内。

方法500包括固化介电材料的步骤550。在固化之后，致孔剂变成多孔的。

应该理解，在方法500的步骤510至步骤550之前、期间或之后可以实施额外的工艺以完成半导体器件的制造。例如，方法500可以包括在至少一个导电元件上方形成通孔开口的步骤，以及在通孔开口中形成导电通孔的步骤。为了简便起见，额外制造步骤在此处未详细地讨论。

基于上述讨论，可以看出，本发明提供了超越传统方法和低-k介电材料制造的器件的优势。然而，应该理解，其它实施例可以提供额外的优势，以及不是所有优势均必需在此处公开，以及没有特别的优势对于所有实施例都是需要的。一个优势是本发明的低-k材料由于增强的孔隙率而提供了提高的性能。如上所述，使阻挡层更亲水的阻挡层的表面处理吸引致孔剂(也具有亲水性外表面)移动至将导电元件分隔开的开口100内。精心地配置基质前体组分的混合比率也产生具有有助于将致孔剂向下推向开口的性质的材料。因此，在将致孔剂转变成低-k介电材料内的多孔结构的固化工艺之后，填充开口的部分低-k介电材料的孔隙率基本比开口外的部分低-k介电材料的孔隙率更大。更大的孔隙率对应于更低的介电常数。因为开口内的部分低-k介电材料提供导电元件之间的电隔离，所以较低的介电常数是有利的，例如，较低的介电常数增强R_xC性能。

另一个优势是，本发明不需要对现有制造方法的许多改变。因此，不会明显增加制造成本，如果真会增加的话。

本发明的一个方面属于半导体器件。半导体器件包括衬底和设置在衬底上方的多个导电元件。导电元件通过多个开口彼此分隔开。介电材料设置在导电元件上方和导电元件之间。介电材料包括：设置在开口内的第一部分；以及设置在开口上方和导电元件上方的第二部分。第一部分基本比第二部分更多孔。

在上述半导体器件中，其中，所述介电材料的所述第一部分基本比所述介电材料的所述第二部分具有更低的介电常数。

在上述半导体器件中，其中：所述介电材料包含多个多孔结构；以及设置在所述介电材料的所述第一部分中的所述多孔结构的尺寸基本大于设置在所述介电材料的所述第二部分中的所述多孔结构的尺寸。

在上述半导体器件中，还包括设置在所述导电元件和所述介电材料之间的阻挡层，其中，所述阻挡层的表面具有亲水特性。

在上述半导体器件中，其中，所述导电元件是互连结构的金属线。

在上述半导体器件中，还包括设置在至少一些所述导电元件上方的一个或多个导电通孔。

在上述半导体器件中，其中，所述介电材料的介电常数小于二氧化硅的介电常数。

本发明的另一个方面属于半导体器件。半导体器件包括衬底和设置在衬底上方的多个金属元件。低-k介电材料设置在金属元件之间以及上方。低-k介电材料包括设置在金属元件之间的第一部分。第一部分具有第一介电常数。低-k介电材料包括设置在金属元件上方的第二部分。第二部分具有第二介电常数。第一介电常数低于第二介电常数。第一介电常数和第二介电常数均小于二氧化硅的介电常数。

在上述半导体器件中，其中，所述第一部分比所述第二部分更多孔。

在上述半导体器件中，其中：所述第一部分的第一孔隙率在从约10％至约15％的范围内；以及所述第二部分的第二孔隙率在从约20％至约30％的范围内。

在上述半导体器件中，还包括设置在所述金属元件和所述低-k介电材料之间的阻挡层，其中，所述阻挡层的表面是亲水的。

在上述半导体器件中，其中，所述金属元件是互连结构的金属线，以及其中，所述互连结构还包括设置在至少一些所述金属元件上方的一个或多个通孔。

本发明的另一个方面属于制造半导体器件的方法。在衬底上方形成多个导电元件。导电元件通过多个开口彼此分隔开。在导电元件上方形成阻挡层。阻挡层形成为覆盖开口的侧壁。对阻挡层实施处理工艺。在实施处理工艺之后，阻挡层变成亲水的。在已经实施处理工艺之后，在阻挡层上方形成介电材料，介电材料填充开口并且包含多个致孔剂。

在上述方法中，还包括：固化所述介电材料，其中，在所述固化之后，所述致孔剂变成多孔的。

在上述方法中，还包括：在至少一个所述导电元件上方形成通孔开口；以及在所述通孔开口中形成导电通孔。

在上述方法中，其中，所述介电材料的形成包括配置含甲基前体组分与无甲基前体组分的混合比率。

在上述方法中，其中，所述处理工艺包括使用NH₃、O₂、He、Ar、N₂O或CO₂的等离子体工艺。

在上述方法中，其中，所述处理工艺在以下工艺条件下实施：流量在从约500标准立方厘米每分钟(sccm)至约2000sccm的范围内；工艺温度在从约100摄氏度至约400摄氏度的范围内；工艺压力在从约0.1托至约10托的范围内；工艺功率在从约50瓦至约1500瓦的范围内；以及工艺持续时间在从约2秒至约120秒的范围内。

在上述方法中，其中，实施形成所述介电材料从而使得致孔剂聚集在所述开口内。

在上述方法中，其中，形成所述介电材料包括形成介电常数低于二氧化硅的介电常数的所述介电材料。

上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本人所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。