技术编号:7211923
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种半导体结构的形成方法,且特别是涉及以选择性外延成 长工艺形成硅锗外延层的方法。背景技术当半导体集成电路进入深次微米(Deep Sub-Micron)的工艺时,元件的尺 寸逐渐缩小,使整个集成电路的运作速度将因此而能有效地提升。但是当元 件的尺寸再进一步缩小时,以金属氧化物半导体晶体管(MOS transistor)来 说,栅极和源极/漏极的阻值与寄生电容(parasitic capacitance)会随着增加,使 元件缩小化所带来的整体电路效...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。