技术编号:7213821
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种静电放电防护电路及其制造方法,且特别涉及一种用于 集成电路上。背景技术静电放电防护电路的主要结构包括防护组件及电阻,其中,此电阻为限流电阻,此种结构可有效提高静电放电(ESD)保护的能力。现有静电放电防 护电路的布局设计如图11所示,是将电阻30配置在防护组件40以外,因此 电阻30需要占据额外的面积。另外,此布局导致防护组件40中漏极D与基 底间交迭的区域大,从而形成较大的寄生电容。寄生电容过大将影响芯片的 工作效能并出现串音问题。随着通信...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。