技术编号：7214163
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及具有低介电常数绝缘膜的。半导体装置随着它的微型化与高速化、它的配线结构已正由单层结构移向多层结构。当前正在开发和/或生产具有5层以上金属配线的半导体装置。但是，伴随微型化、高速化与多层化的步线，起因于配线与配线之间的寄生电容(称作配线间寄上电容)与配线电阻的信号传输延迟便成了问题。信号传输延迟一般能以配线间寄生电容与配线电阻之积(CR时间常数)表示。已采取过种种方法来回避信号传输延迟。例如为了减小配线电阻，已在研究从先前沿用的铝线改用电阻更低的C...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。