专利名称：半导体装置的制造方法
技术领域：
本发明涉及具有低介电常数绝缘膜的半导体装置的制造方法。
半导体装置随着它的微型化与高速化、它的配线结构已正由单层结构移向多层结构。当前正在开发和/或生产具有5层以上金属配线的半导体装置。但是，伴随微型化、高速化与多层化的步线，起因于配线与配线之间的寄生电容(称作配线间寄上电容)与配线电阻的信号传输延迟便成了问题。信号传输延迟一般能以配线间寄生电容与配线电阻之积(CR时间常数)表示。
已采取过种种方法来回避信号传输延迟。例如为了减小配线电阻，已在研究从先前沿用的铝线改用电阻更低的Cu线。过去进行的金属配线的形成方法是通过干刻蚀处理来加工金属膜的方法。但通过干刻蚀来加工Cu膜在当前情况下十分困难。因此，Cu配线的形成方法采用的是金属镶嵌(damascene)工艺。
另一方面，为了降低配线间寄生电容，正在探讨使用来自氧化硅(SiO2)膜、由CVD法制得的SiOF膜、由旋涂法制得的所谓SOG(玻璃Spin On Glass)膜或是有机树脂(聚合物)膜等低介电常数层间膜。
一般地说，SiOF膜的比介电常数据称可以减小到约3.3。但从SiOF膜的性质(例如吸湿性)的稳定性方面考虑，比介电常数较上述值更低的SiOF膜实用上有困难。此外，迄今使用的SiO2膜的比介电常数为3.9。
与上述情形相反，涂布法形成的低介电常数绝缘膜的比介电常数可以降至约2.0，目前正广泛研究中。一般的说，涂布膜的形成方法大致具有以下三段工序(1)将薄膜材料(清漆)下滴到半导体基片上，通过回转半导体基片将薄膜材料均匀涂布到半导体基片的表面上；(2)将此半导体基片置于热板上作梯度式加热(例如按1分钟100℃，再按1分钟200℃)；(3)由电炉焙烧此薄膜材料。
低介电常数绝缘膜的膜密度低，因而其机械强度比先有的SiO2膜低，它由于机械强度低，抗开裂性也就低。因此，一般地说，以硅氧烷(Si-O)键为主骨架的低介电常数绝缘膜当膜厚达约1μM以上时，就成为不能经受自身应力的膜。结果，低介电常数绝缘膜中就会产生称作为开裂的龟裂。
上述开裂的发展已知会为水加速。但是，在低介电常数绝缘膜形成后的一切环境中是极其难以廉价地从事用于抑制水份的管理。
根据本发明一个方面的半导体装置的制造方法包括在包含半导体基片的半导体结构上形成以硅氧烷键为主骨架的低介电常数绝缘膜；在上述低介电常数绝缘膜中浸透界面活性剂；将上述界面活性剂浸透的前述低介电常数绝缘膜置于能暴露于水中的状态下进行预定的工序。
根据本发明另一个方面的半导体装置的制造方法包括在包含半导体基片的半导体结构上形成以硅氧烷键为主骨架的低介电常数绝缘膜；在上述低介电常数绝缘膜上形成被研磨膜；使上述低介电常数绝缘膜的表面一部分暴露，由CMP(化学机械抛光)法研磨上述被研磨膜，从上述低介电常数绝缘膜的已暴露表面将界面活性剂浸透到此低介电常数绝缘膜中。
图1A～1G是示明本发明第一实施例的多层配线结构的制造工序的剖面图。
图2A～2E是示明既有的多层配线结构的制造工序的剖面图。
图3A～3B用于说明低介电常数绝缘膜开裂的发展因水份而加速的机理。
图4A～4E是示明本发明第二实施例的多层配线结构的制造工序的剖面图。
下面参照
本发明的实施例。
(第1实施例)
图1A～1G是示明本发明第一实施例的多层配线结构的制造工序的剖面图。这里为简化说明是以2层的多层配线结构的情形进行描述，但在实际的工艺中，例如可以成为5层、6层的多层配线结构。
图1A示明包含半导体基片与第1层配线层的半导体结构。图中1为MOS晶体管等元件(未图示)集成的硅基片，2为第1层的层间绝缘膜，3为埋入层间绝缘膜2内形成的第一层的金属配线。
第一层的金属配线3例如是由后述的双金属镶嵌工艺形成的Cu配线。在Cu配线的情形，需要形成图中未示明的阻挡层金属膜。金属配线3也可采用A1配线。A1配线例如由所谓的2步回流法形式。此时需形成图中未示明的衬里膜。此外，金属配线3也可以所谓的单金属镶嵌配线。
其次如图1B所示，在埋入有金属配线3形成的第一层间绝缘膜2(底膜)之上，由旋涂法按1.5μm厚度形成作为第二层层间绝缘膜的以硅氧烷(Si-O)键为主骨架的低介电常数绝缘膜4(比介质常数在3.3之下)。从图1往后，为简明起见略去基片1。
在此将聚甲基硅氧烷膜用作低介电常数绝缘膜4，它的成膜方法如下所示。将聚甲基硅氧烷的原料清漆滴下到底膜上，再回转硅基片1使原料清漆均匀涂布到基片1的表面上，然后将上述原料清漆于420℃下焙烧。已确认这样制得的低介电常数绝缘膜(聚甲基硅氧烷膜)4的比介电常数为2.8。
再如图1C所示，将界面活性剂5浸透到低介电常数绝缘膜4中。低介电常数绝缘膜4中存在许多称作微孔的孔，这些微孔部分为界面活性剂为界面活性剂浸透。阳离子系的聚氧乙烯烷基胺用作界面活性剂，通过在含有它的水溶液中浸渍硅基片，使界面活性剂5浸透到低介电常数绝缘膜4中。低介电常数绝缘膜4是比SiO2膜有更多孔的多孔质绝缘膜。因此界面活性剂易浸透到低介质常数绝缘膜4中。
再如图1D所示，用光刻法以及干刻蚀使配线沟与层间的配线作电连接和到达金属配线3的孔形成低介电常数绝缘膜4。图中由标号6表示配线沟与孔的结合。
低介质常数绝缘膜4中浸透着界面活性剂5。因此提高了上述光刻法中所用消反射膜(未图示)与上述干刻蚀中所用光刻胶(未图示)的涂布性能。
再如图1E所示，为了能埋入配线沟与孔5的内部，可以按照周知的方面全面地形成TaN膜、Ta膜与Cu膜的叠层膜。Cu膜是金属配线立体的金属膜，例如由电镀法形成。通过预先形成薄的Cu膜作为底层可以形成形状良好的Cu膜。
再如图1F所示，通过CMP法除去配线沟外部不要的Cu膜与阻挡层金属膜。
最后如图1G所示，通过350℃的热处理除去浸透到低介质常数绝缘膜4中的界面活性剂。
图2A～2E是示明既有的多层配线结构的制造工序的剖面图。其中与图1A～1G相对应的部分附以与图1A～1G相同的标号，略去其详细说明。
如图2A～2D所示，用既有的方法不将界面活性剂浸透到低介质常数绝缘膜4中来形成厚1.5μm的低介电常数绝缘膜4，然后如图2E所示，由CMP法除去配线沟外部的积层膜7。
通过此时的CMP法，如图2F所示，由于有研磨下的叠层膜7的屑和磨料的固体粒子等，会给机械强度弱的低介质常数绝缘膜4带来称作划痕8的损伤。
在CMP法中，由于低介电常数膜暴露于水中，会发展因划痕引起的称作开裂的龟裂。在本说明书中，所谓水包含于浆等磨液中的水之类的液相水(具有有限体积的水)与空气中的水之类的气相水。
本发明人等对于界面活性剂未浸透和已浸透等情形，分别研究了环境中的水份(绝对湿度)与低介电常数绝缘膜(膜厚1.5μm)的损伤与开裂发展速度的关系。结果示明于下表1。
如表1所示，在没有界面活性剂浸透的情形(既有的方法)，可知随着水份的增加，开裂的发展速度增大。与此相反，在有界面活性剂浸透的情形(本实施例)，可知不论在何种湿度环境下都能抑制开裂的裂纹传播。已知在水份中也同样会促进上述开裂的发展，看来这会是开裂发展的原因。
图3A～3B中示明了水加速开裂发展的机理。在低介电常数绝缘膜上有使其自身缩小(收缩)的称作为张力的应力作用。大气中的水份与低介电常数膜中的Si-O-Si键合(硅氧烷键合)引起了水解反应。结果形成了Si-OH+Si-OH键合，将原来的Si-O-Si键截断成两个。这种截断反应由于大气中的水分连锁地引起。通过这种连锁反应促进了开裂的发展。然后，在开裂发展时，低介电常数绝缘膜被零碎地分断，分断的低介电常数绝缘膜收缩，缓解了作用于其自身的应力。
如上所述，根据本实施例，通过将界面活性剂浸透到低介电常数绝缘膜4中可以防止水的吸收。界面活性剂的用费则远低于既有的为降低水份所需的管理费。因此，根据本实施例，能廉价地抑制由于水造成的低介电常数绝缘膜4开裂的发展。
(第2实施例)图4A～4E是示明本发明第二实施例的多层配线结构的制造工序的剖面图，其中与图1A～1G相应的部分附以图1A～1G中的相同标号而略去其详细说明。
本实施例与第一实施例的不同之处是在叠层膜7的CMP过程中将界面活性剂浸透到低介电常数绝缘膜4中。
具体地说，在CMP用的称作粉浆的研磨用试剂中混合以界面活性剂(例如阳离子系的聚氧乙烯烷基胺)，如图4D所示，在对叠层膜7进行CMP，低介质常数绝缘膜4的表面的一部分露出时，粉浆中的界面活性剂5便由此露出的表面浸透到低介电常数绝缘膜4中。结果降低了膜4的吸湿性而能抑制其中开裂的发展。
上面对本发明的实施例作了说明，但本发明则不局限于这些实施例。例如上面虽然是就应用涂布法形成的聚甲基硅氧烷膜作为低介电常数层间膜进行说明，但也可采用由CVD法形成的含有机组份的SiO2，含氢的SiO2膜(例如hydrogensilsesquioxone膜、甲基氢基硅氧烷膜)等其他的低介电常数绝缘膜。
再有，在上述本实施例中，作为界面活性剂5虽然采用了阳离子系的聚氧乙烯烷基胺，但也可采用其他的界面活性剂如7-羟基-5-甲基-1，3，4-三嗪、十二烷基苯磺酸钾、聚氧乙烯烷基胺、马来酸、喹啉酸、1，2-乙二胺、十六烷基三甲基氯化铵或是4-氨基-1，2，4-三唑，而能求得相同的效果。这就是说，可以使用在不影响粉浆范围内的种种界面活性剂。
此外，上述实施例是就根据本发明抑制半导体制造工艺中吸收水的情形，具体是对适用于图1P的图案化工序、图1F的CMP工序进行说明，但本发明也可适用于半导体的其他处理，例如可适用用于制造途中半导体装置的运算工序或保管工序中。
具体地说，在图1F的CMP工序后将基片从CMP装置移送到后工序的处理装置中的输送工序中，或是在图1F的CMP工序后不直接进行后工序而是将硅基片置入保持一定期间的保管工序中，同样能有效地防止水的吸收。又，本发明也可适用于上述制造工序、输送工序与保管工序中的至少两个工序。
内行的人将能很快地理解本发明的其他优点与改型。因此，本发明在其更广的方面是不局限于这里图示和描述的具体细节与作为代表的实施例的。因此，在不脱离后附权利要求书及其等效内容所确定的普遍发明原理的精神或范围内是可以作出种种改型的。
权利要求
1.一种半导体装置的制造方法，包括在包含半导体基片的半导体结构中形成硅氧烷键为主骨架的低介电常数绝缘膜；在上述低介电常数绝缘膜中浸透界面活性剂；将上述界面活性剂浸透的前述低介电常数绝缘膜置于能暴露于水中的状态下进行预定的工序。
2.根据权利要求1所述的半导体装置的制造方法，其中上述预定的工序是半导体装置的制造工序、在制造过程中半导体装置的输送工序和在制造过程中半导体装置的保管工序之中的至少一道工序。
3.一种半导体装置的制造方法，包括在包含半导体基片的半导体结构上形成以硅氧烷键为主骨架的低介电常数绝缘膜；在上述低介电常数绝缘膜上形成被研磨膜；对所述被研磨膜进行CMP处理研磨，使所述低介电常数绝缘膜的表面一部分露出，从上述低介电常数绝缘膜的已暴露表面将界面活性剂浸透到此低介电常数绝缘膜中。
4.根据权利要求3所述的半导体装置的制造方法，其中在由CMP法研磨前述被研磨膜时，使所述界面活性剂预含于所用的粉浆中。
5.根据权利要求3所述的半导体装置的制造方法，其中还包括将浸透了前述界面活性剂的所述低介电常数绝缘膜在能暴露于水中的状态下进行预定工序。
6.根据权利要求1所述的半导体装置的制造方法，其中通过涂布法与CVD法二者中的一种成膜方法形成前述低介电常数绝缘膜。
7.根据权利要求3所述的半导体装置的制造方法，其中通过涂布法与CVD法二者中的一种成膜方法形成前述低介电常数绝缘膜。
8.根据权利要求4所述的半导体装置的制造方法，其中通过涂布法与CVD法二者中的一种成膜方法形成前述低介电常数绝缘膜。
9.根据权利要求1所述的半导体装置的制造方法，其中所述低介电常数绝缘膜是具有多孔质结构以SiO2为主要组份的绝缘膜。
10.根据权利要求3所述的半导体装置的制造方法，其中所述低介电常数绝缘膜是具有多孔质结构以SiO2为主要组份的绝缘膜。
11.根据权利要求4所述的半导体装置的制造方法，其中所述低介电常数绝缘膜是具有多孔质结构以SiO2为主要组份的绝缘膜。
12.根据权利要求1所述的半导体装置的制造方法，其中所述低介电常数绝缘膜的比介电常数≤3.3。
13.根据权利要求3所述的半导体装置的制造方法，其中所述低介电常数绝缘膜的比介电常数≤3.3。
14.根据权利要求4所述的半导体装置的制造方法，其中所述低介电常数绝缘膜的比介电常数≤3.3。
15.根据权利要求1所述的半导体装置的制造方法，其中还包括在前述所定工序后除去浸透于上述低介电常数绝缘膜中的上述界面活性剂。
16.根据权利要求3所述的半导体装置的制造方法，其中还包括除去浸透于上述低介电常数绝缘膜中的所述界面活性剂。
17.根据权利要求4所述的半导体装置的制造方法，其中还包括除去浸透于上述低介电常数绝缘膜中的所述界面活性剂。
18.根据权利要求1所述的半导体装置的制造方法，其中所述界面活性剂是从聚氧乙烯烷基胺、7-羟基-5-甲基-1，3，4，-三嗪、十二烷基苯磺酸钾、聚氧乙烯烷基胺、马来酸、喹啉酸、1，2-乙二胺、十六烷基三甲基氯化铵或是4-氨基-1，2，4-三唑之中选取其中之一。
19.根据权利要求3所述的半导体装置的制造方法，其中所述界面活性剂是从聚氧乙烯烷基胺、7-羟基-5-甲基-1，3，4，-三嗪、十二烷基苯磺酸钾、聚氧乙烯烷基胺、马来酸、喹啉酸、1，2-乙二胺、十六烷基三甲基氯化铵或是4-氨基-1，2，4-三唑之中选取其中之一。
20.根据权利要求4所述的半导体装置的制造方法，其中所述界面活性剂是从聚氧乙烯烷基胺、7-羟基-5-甲基-1，3，4，-三嗪、十二烷基苯磺酸钾、聚氧乙烯烷基胺、马来酸、喹啉酸、1，2-乙二胺、十六烷基三甲基氯化铵或是4-氨基-1，2，4-三唑之中选取其中之一。
全文摘要
在含有半导体基片的半导体结构上形成以硅氧烷键为主骨架的低介质常数绝缘膜。此低介质常数绝缘膜中以界面活性剂浸透。使此为所述界面活性剂浸透的上述低介电常数绝缘膜在能暴露于水的状态下进行预定的工序。
文档编号H01L21/316GK1348207SQ0114093
公开日2002年5月8日 申请日期2001年9月27日 优先权日2000年9月27日
发明者宫岛秀史, 山田展英, 早坂伸夫, 仓嶋延行 申请人:株式会社东芝