技术编号:7215182
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种半导体工艺领域,尤其涉及一种以两阶段蚀刻方式可靠稳定地在半导体基材上蚀刻形成一具有高深宽比(aspect ratio)的熔丝窗的 方法,其中利用到先进工艺控制(Advanced process control, APC),使得熔丝 窗底部的目标层剩余厚度能够被精密地控制。背景技术如本领域技术人员所知,为了避免半导体芯片中有缺陷的元件影响产 品的可靠度及顺利运作,在半导体集成电路上有时会设计所谓的备用电路 (redundancy circuit...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。