技术编号：7230574
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及一种半导体设计领域，特别是涉及一种M0S器件的结构设计。背景技术传统的M0S晶体管的结构请参阅图1 (a)，在衬底B上，两个重掺杂区 形成源极S和漏极D，重掺杂的(导电的)多晶硅区作为栅极G， 一层薄二 氧化硅使栅极G和衬底B隔离。如果是丽0S器件，就是在p型衬底上，两 个重掺杂n区形成源极和漏极；如果是PMOS器件，就是在n型衬底上，两 个重掺杂P区形成源极和漏极。这种传统的M0S晶体管的示意图如图1 (b) 所示，栅极G位于中间分隔左右两侧的...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。