专利名称：单源多漏的mos器件的制作方法
技术领域：
本发明涉及一种半导体设计领域，特别是涉及一种M0S器件的结构设计。
背景技术：
传统的M0S晶体管的结构请参阅图1 (a)，在衬底B上，两个重掺杂区 形成源极S和漏极D，重掺杂的(导电的)多晶硅区作为栅极G， 一层薄二 氧化硅使栅极G和衬底B隔离。如果是丽0S器件，就是在p型衬底上，两 个重掺杂n区形成源极和漏极；如果是PMOS器件，就是在n型衬底上，两 个重掺杂P区形成源极和漏极。这种传统的M0S晶体管的示意图如图1 (b) 所示，栅极G位于中间分隔左右两侧的源极S和漏极D。
在实际电路中经常出现多个M0S晶体管互连的情况，例如掩模型只读 存储器(MASKR0M)电路、与非门阵列存储器(NANDR0M)电路、或非门存 储器电路(NOR ROM)电路。请参阅图3，这是一个或门阵列存储器(OR ROM) 的局部电路，其中WL行表示位线(Word Line), BL列表示字线(Bit Line)， 虚线框内的四个MOS晶体管M1、 M2、 M3和M4具有相同的源极和栅极。MOS 晶体管M1 M4的栅极均为基准电压VbiM，源极均为接地。
对于这种多个具有相同源极和栅极的MOS晶体管，传统的MOS器件的 示意图如图4 (a)所示， 一个栅极G串联其多个各自独立的漏极D和源极 S。图4 (a)所示的MOS器件转化为版图设计时，会占用较大的面积，
发明内容
本发明所要解决的技术问题是提供一种单源多漏的M0S器件，该器件
等同于多个具有相同源极和栅极的M0S晶体管，并且在版图设计时占用较 小的面积。
为解决上述技术问题，本发明单源多漏的M0S器件包括源极、栅极和 漏极，所述源极在衬底上的投影为多边形，所述栅极包围在源极四周且所 述栅极外围在衬底上的投影为多边形，所述漏极有多个且各自独立，所述 漏极分布在栅极四周。
所述源极和栅极外围在衬底上的投影为具有相同数目的边的多边形。 所述漏极的个数等于所述源极在衬底上的投影的多边形所具有的边数。
所述多边形均为正多边形。 所述多边形均为正方形或正六边形。
所述M0S器件的源极、栅极和任意一个漏极均构成一个M0S晶体管， 所述M0S器件根据所述漏极的个数构成多个M0S晶体管。
所述M0S器件所构成的多个MOS晶体管具有相同的源极和栅极。
本发明单源多漏的M0S器件可以在各类存储器电路中实现具有相同源 极和栅极的多个M0S晶体管，使不同M0S晶体管的源极和栅极实现共享， 与传统M0S器件相比有效节省了存储器面积。
下面结合附图和实施例对本发明作进一步详细的说明图1是现有的MOS晶体管的结构示意图2是本发明单源多漏的M0S器件的结构示意图3是或门阵列存储器的局部电路示意图4是具有相同的源极和栅极的多个M0S晶体管所形成的MOS器件的 示意图5是或非门阵列存储器的局部电路示意图6是具有相同的源极和栅极的两个MOS晶体管所形成的MOS器件的 示意图。
图中附图标记为B —衬底；S —源极；G —栅极；D —漏极；V。。一漏极
电压；Vbias—基准电压；WL0 WL3—字线；BL0 BL3—位线；N1 N5、 Ml M4—M0S晶体管。
具体实施例方式
请参阅图2，本发明单源多漏的M0S器件包括源极S、栅极G和漏极D。 其中源极S在衬底上的投影为多边形，栅极G包围在源极S四周，并且栅 极G的外围在衬底上的投影为多边形，漏极D有多个并且各自独立，多个 各自独立的漏极D分布在栅极G的外围。图2 (a)所示的MOS器件的源极 S和栅极G外围都为正方形，图2 (b)所示的M0S器件的源极S和栅极G 外围都为正六边形。
在优选的情况下，本发明单源多漏的M0S器件的源极S和栅极G的外 围在衬底上的投影为具有相同条边数的多边形，漏极D的个数等于源极S 和栅极G的外围在衬底上的投影的多边形所具有的边数，并且所述多边形均为正多边形。
本发明单源多漏的M0S器件可以在各类存储器电路中实现具有相同源 极和栅极的多个MOS晶体管。请参阅图3，其中虚线框内的具有相同的源极 和栅极的四个MOS晶体管M1、 M2、 M3和M4可以以图4 (b)所示的本发明 单源多漏的MOS器件实现。图4 (b)中，单源多漏的MOS器件包括一个源 极S、 一个栅极G和四个漏极D。其中源极S在衬底上的投影为正方形，栅 极G的外围在衬底上的投影也是正方形，栅极G包围在源极S四周。实际 上，栅极G就是其外围在衬底上的投影所形成的较大的正方形与源极S在 衬底上的投影所形成的较小的正方形之间的部分。四个漏极D各对应于栅 极G的外围在衬底上的投影所形成的正方形的各一条边。图4 (b)所示的 M0S器件中，源极S、栅极G和每个漏极D均构成了一个MOS晶体管，由于 漏极D有4个，所以一共构成了 4个M0S晶体管M1、 M2、 M3和M4。这四个 M0S晶体管M1、 M2、 M3和M4具有相同的源极和漏极。
图3所示的或门阵列存储器(OR ROM)的局部电路中，M0S晶体管N1 N5无法由本发明单源多漏的M0S器件实现。这是由于只有M0S晶体管Nl和 N4是由同一条字线WL1相连接，具有相同的栅极；M0S晶体管N3和N5是 由同一条字线WL2相连接，具有相同的栅极；其余晶体管之间都不具有相 同的栅极。而M0S晶体管Nl和N4的漏极均为漏极电压VDD，具有相同的漏 极；源极分别连接位线BL0和BL3，不具有相同的源极，因此无法由本发明 单源多漏的M0S器件实现，M0S晶体管N3和N5的情况与之类似。
请参阅图5，这是或非门阵列存储器的局部电路图。其中M0S晶体管Ml M4的栅极均接地，漏极均为漏极电压VDD，源极分别连接字线BL0 BL3， 具有相同的栅极和漏极，由于MOS晶体管的对称性，只需将本发明单源多 漏的MOS器件的源极与漏极反接，即可实现图5中的具有相同的栅极和漏 极的MOS晶体管M1 M4。 MOS晶体管N1 N5中只有MOS晶体管Nl和N4是 由同一条字线WL1相连接，具有相同的栅极；MOS晶体管N3和N5是由同一 .条字线WL2相连接，具有相同的栅极；其余晶体管之间都不具有相同的栅 极。而M0S晶体管Nl和N4的源极均接地，具有相同的源极；漏极分别连 接位线BL0和BL3，不具有相同的漏极，因此由本发明单源多漏的MOS器件 实现M0S晶体管N1和N4如图6 (b)所示。图6 (b)中的多边形为正方形 仅为示例，还可以是其他多边形。可是无论什么形状的多边形，采用本发 明单源多漏的M0S器件实现后的简化模型都如图6 (a)所示，图6 (a)正 是传统MOS器件实现MOS晶体管Nl和N4的示意图。因此在两个具有相同 源极和栅极的MOS晶体管的情况下，本发明单源多漏的MOS器件实现起来 不如传统的MOS器件简洁，MOS晶体管N3和N5的情况与之类似。但是对于 一些特殊的版图设计要求，例如只有方块面积，没有长条形面积，传统的 MOS器件将无法实现，而本发明单源多漏的MOS器件则可以实现。
权利要求
1. 一种单源多漏的MOS器件，所述MOS器件包括源极、栅极和漏极，其特征是所述源极在衬底上的投影为多边形，所述栅极包围在源极四周且所述栅极外围在衬底上的投影为多边形，所述漏极有多个且各自独立，所述漏极分布在栅极四周。
2. 根据权利要求1所述的单源多漏的M0S器件，其特征是所述源极 和栅极外围在衬底上的投影为具有相同数目的边的多边形。
3. 根据权利要求2所述的单源多漏的M0S器件，其特征是所述漏极 的个数等于所述源极在衬底上的投影的多边形所具有的边数。
4. 根据权利要求2所述的单源多漏的MOS器件，其特征是所述多边 形均为正多边形。
5. 根据权利要求4所述的单源多漏的MOS器件，其特征是所述多边 形均为正方形或正六边形。
6. 根据权利要求1所述的单源多漏的MOS器件，其特征是所述MOS 器件的源极、栅极和任意一个漏极均构成一个MOS晶体管，所述MOS器件 根据所述漏极的个数构成多个MOS晶体管。
7. 根据权利要求6所述的单源多漏的M0S器件，其特征是所述MOS 器件所构成的多个MOS晶体管具有相同的源极和栅极。
全文摘要
本发明公开了一种单源多漏的MOS器件，所述MOS器件包括源极、栅极和漏极，所述源极在衬底上的投影为多边形，所述栅极包围在源极四周且所述栅极外围在衬底上的投影为多边形，所述漏极有多个且各自独立，所述漏极分布在栅极四周。本发明单源多漏的MOS器件可以在各类存储器电路中实现具有相同源极和栅极的多个MOS晶体管，使不同MOS晶体管的源极和栅极实现共享，与传统MOS器件相比有效节省了存储器面积。
文档编号H01L27/085GK101452936SQ20071009439
公开日2009年6月10日 申请日期2007年12月6日 优先权日2007年12月6日
发明者博 张, 云 徐, 科 董 申请人:上海华虹Nec电子有限公司