技术编号:7235164
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及保护电路元件不受过电压损害的半导体装置。技术背景在现有的半导体装置中,在N型半导体衬底上形成有N型外延层。在形 成于外延层的N型扩散层上重叠形成有P型扩散层。而且,在P型扩散层上 形成有阳极电极,且在衬底背面形成有阴极电极,使用两扩散层的PN结构成 齐纳二极管。在P型扩散层的周边形成有P型保护区域,进而在其外侧形成 有另 一个保护区域。按照与被两保护区域包围的外延层接触的方式形成有肖 特基势垒用金属层。而且,由肖特基势垒用金属层的硅化物和外延层构...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。