半导体装置的制作方法

专利名称：半导体装置的制作方法
技术领域：
本发明涉及保护电路元件不受过电压损害的半导体装置。
技术背景在现有的半导体装置中，在N型半导体衬底上形成有N型外延层。在形 成于外延层的N型扩散层上重叠形成有P型扩散层。而且，在P型扩散层上 形成有阳极电极，且在衬底背面形成有阴极电极，使用两扩散层的PN结构成 齐纳二极管。在P型扩散层的周边形成有P型保护区域，进而在其外侧形成 有另 一个保护区域。按照与被两保护区域包围的外延层接触的方式形成有肖 特基势垒用金属层。而且，由肖特基势垒用金属层的硅化物和外延层构成肖 特基势垒二极管。在现有的半导体装置中，使齐纳二极管和肖特基势垒二极 管并联连接，实现元件自身的顺向电压(Vf)的降低(例如参照专利文献1 )。在现有的半导体装置中，在N型半导体区域表面形成有高杂质浓度的P 型扩散层。在该扩散层之间形成有低杂质浓度的P型扩散层。形成于N型半 导体区域表面的电极与高杂质浓度的P型扩散层欧姆接触，在其与低杂质浓 度的P型扩散层之间形成肖特基势垒。在高杂质浓度的P型扩散层的形成区 域形成有使用了 PN结的齐纳二极管。另一方面，在低杂质浓度的P型扩散 层的形成区域，形成有由齐纳二极管和肖特基势垒构成的二极管。通过该构 造，减少自P型扩散层向N型半导体区域注入的自由载流子(空穴)，降低 PN结区域附近蓄积的自由载流子(空穴)。而且，减小反回复电流密度(例 如参照专利文献2)。在现有的平面型半导体装置中，在形成于N型半导体区域的P型半导体 区域上面形成有阳极电极。在N型半导体区域上面形成有与阳极电极连接的 导电型场板极。另外，形成于N型半导体区域上面的等电位环电极和导电性 场板极通过电阻性场板极连接。而且，将位于导电性场板极和电阻性场板极 的边界下部的绝缘膜的厚度加厚，将位于等电位环电极侧的电阻性场板极下 部的绝缘膜的膜厚减薄。通过该构造，增强电阻性场板极的效果，减小导电
性场板极和电阻性场板极的边界下部的耗尽层的曲率。而且，实现容易产生 电场集中的区域的耐压提高(例如参照专利文献3 )。专利文献l:特开平8- 107222号公报(第2-4页、第l图) 专利文献2:特开平9- 121062号公报(第5-6页、第2图) 专利文献3:特开平8 - 130317号公报(第3-6页、第2、 4图) 如上所述，在现有的半导体装置中，在一个元件内并联连接有齐纳二极 管和肖特基势垒二极管。通过该构造，顺向电压(Vf)利用肖特基势垒二极 管的特性能够实现低电压驱动。但是，在肖特基势垒二极管中，主电流以外 延层为流路。因此，存在外延层的寄生电阻增大，而不能降低ON电阻值的 问题。另外，在现有的半导体装置中，在齐纳二极管中，在形成于外延层上面 的阳极电极的端部下方形成有P型的保护区域。同样，在肖特基势垒二极管 中，在肖特基势垒用金属层的端部下方形成有P型保护区域。通过该构造， 由P型保护区域保护容易产生电场集中的区域。但是，在最外周配置P型保 护区域的构造中，在施加反偏压时，在阳极电极的端部及肖特基势垒用金属 层的端部附近，耗尽层的曲率容易产生变化。特别是在耗尽层的终端区域附 近配置了上述端部的情况下，耗尽层的曲率半径增大。其结果是存在在耗尽 层发生了曲率变化的区域容易引起电场集中，从而难以实现所希望的耐压特 性。另外，在现有的半导体这种中，在齐纳二^l管动作时，在N型外延层区 域会过度蓄积少数载流子即自由载流子(空穴)。而且，在齐纳二极管断开时， 需要将该蓄积的自由载流子(空穴)从P型扩散层排除。此时，P型扩散层 附近的自由载流子(空穴)浓度提高，反回复电流的时间变化率(di/dt)的 绝对值增大。而且，存在因反回复电流的时间变化率(di/dt)而破坏变化二 极管的问题。另外，在现有的半导体装置中，将齐纳二极管和肖特基势垒二极管并联 连接，实现低电压驱动。但是，在将上述二极管作为构成高频电路的电路元 件的保护二极管使用时，存在齐纳二极管的寄生电容增大，高频特性恶化的 问题。再有，利用肖特基势垒二极管的低的顺向电压(Vf)特性，在向电路元 件施加过电压时，使保护二极管先于电路元件的动作，防止电路元件破坏，
在上述这种情况下，例如受形成于外延层表面的肖特基势垒金属层的构成影 响等，肖特基势垒二极管的顺向电压(Vf)特性过度降低，从而存在反倾斜 电流增大的问题。发明内容本发明就是鉴于所述问题而提出的，本发明提供一种半导体装置，其特征在于，具有形成于一导电型半导体层上的反向导电型的第一阳极扩散层 ;按照包围所述第 一阳极扩散层的方式形成且杂质浓度比该第一阳极扩散层 低的第二阳极扩散层；形成于所述半导体层上的一导电型的扩散层；形成于 所述第一及第二阳极扩散层上的肖特基势垒用金属层。另外，再有特征为，所述阴极扩散层由杂质浓度不同的两个一导电型扩 散层构成，且连接着阴极电极。再有特征为，所述第一阳极扩散层自所述第二阳极扩散层扩散到深部。另外，再有特征为，在施加阳极电位的配线层和所述阴极扩散层交叉的 区域即所述半导体层上配置有与所述阴极扩散层同电位的电场遮断膜。在本发明中，通过利用肖特基势垒二极管的低的顺向电压(Vf)特性， 从而在将过电压向电路元件施加时，使保护元件先于电路元件动作，能够防 止电5各元件的《皮坏。而且，通过按照包围形成于一导电型半导体层上的反向导电型的第一阳 极扩散层的方式形成杂质浓度比该第一阳极扩散层低的第二阳极扩散层，抑 制反向倾斜电流过度增大，以使肖特基势垒二极管的顺向电压(Vf)特性过 度降低，。另外，通过由杂质浓度不同的两个一导电型扩散层构成阴极扩散层，实 现高耐压化。


图1 (A) (B)是说明本发明一实施例的保护二极管的剖面图； 图2 (A) (B)是说明本发明一实施例的PN二极管的剖面图； 图3是说明本发明一实施例的保护二极管和PN二极管的顺向电压(Vf) 的图；图4是说明装入了本发明一实施例的保护二极管的电路的图5是说明本发明一实施例的保护二极管和PN 二极管的寄生电容值的图；图6 (A)是说明本发明一实施例的保护二极管的反偏压状态的电位分布的图，(B)是说明本发明一实施例的保护二极管的碰撞电离产生区域的图； 图7是说明本发明一实施例的保护二极管和PN二极管的自由载流子(空穴)的浓度曲线的图；图8是说明本发明一实施例的保护二极管的平面图；图9 (A) (B)是^L明本发明其它实施例的保护二极管的剖面图；图10 (A) (B)是说明本发明其它实施例的PN二极管的剖面图；图11 (A)是说明本发明其它实施例的保护二极管的反偏压状态的电位分布的图，(B)是说明本发明其它实施例的保护二极管的碰撞电离产生区域的图。标记i兌明1保护二极管2 P型单晶硅衬底3 N型外延层 5 P型扩散层7 N型扩散层 7A N型扩散层8高浓度的N型扩散层8 A高浓度的N型扩散层9 P型扩散层 9A P型扩散层10 P型扩散层11 P型扩散层12 P型扩散层14肖特基势垒用金属层 18金属层20 端部21 硅化物层
具体实施方式
下面，参照图1 ~图7说明本发明一实施例的半导体装置，并做详细说明。图1 (A)及(B)是用于说明本实施例的保护二极管的剖面图。图2 (A)及 (B)是由于说明本实施例的PN二极管的剖面图。图3说明本实施例的保护 二极管和PN 二极管的顺方向电压(Vf)的图。图4是说明装入有本实施例 的保护二极管的电路的图。图5是说明本实施例的保护二极管和PN 二极管的 寄生电容值的图。图6 (A)是对本实施例的保护二极管说明反偏压状态的电 位分布的图。图6 (B)是说明本实施例的保护二极管的碰撞电离产生区域A 的图。图7是说明本实施例的保护二极管和PN二极管的自由载流子(空穴) 的浓度曲线的图。图8是用于说明本实施例的保护二极管的剖面图。如图1 (A)所示，将PN二极管和肖特基势垒二极管并列配置的保护二 极管1主要由P型单晶硅村底2、 N型外延层3、 N型埋入扩散层4、作为阳 极区域使用的P型扩散层5、 6、作为阴极区域使用的N型扩散层7、 8、 P型 扩散层9、 10、 11、 12、 13、作为阳极电极使用的肖特基势垒用金属层14、 作为阴极电极使用的金属层15、绝缘层16、 17、与阳极电极连接的金属层18 构成。N型外延层3堆积于P型单晶硅衬底2上面。另外，本实施例中的外延 层3对应于本发明的"半导体层"。而且，在本实施例中表示在衬底2上形成 有一层外延层3的情况，但不限于此。例如，作为本发明的"半导体层"，也 可以是在衬底上面层叠了多个外延层的情况。另外，作为本发明的"半导体 层，，，也可以是只是衬底的情况，作为衬底，也可以为N型单晶硅衬底、化合 物半导体衬底。N型埋入扩散层4形成于衬底2及外延层3这两区域。如图所示，N型 埋入扩散层4跨由分离区域19区划的保护二极管1的形成区域形成。P型扩散层5、 6形成于外延层3上。P型扩散层5例如通过以其表面的 杂质浓度为l.Ox 1016~ l.Ox 1017 (/cm2)左右、扩散深度为5 6(nm)左 右的扩散条件形成。P型扩散层6例如通过以其表面的杂质浓度为l.Ox 1019~ l.Ox 10加(/cm"左右、扩散深度为1~3( jam)左右的扩散条件形成。而且， P型扩散层5与N型外延层3形成PN结区域，P型扩散层5、 6作为PN 二 极管的阳极区域使用。另外，本实施例中的P型扩散层5、 6对应本发明的"反 向导电型的第一阳极扩散层"。但是，作为本发明的"反向导电型的第一阳极 扩散层"，也可以是只是P型扩散层5或P型扩散层6的情况。另外，也可以 是在P型扩散层5、 6上例如形成其表面的杂质浓度为1.0 x 10|7~ l.Ox 1018 (/cm2)左右、扩散深度为2-4 ( /am)左右的P型扩散层，且设定三重扩 散构造的情况。N型扩散层7、 8按照包围P型扩散层5周围的方式一环状地 形成于外延层3上。N型扩散层7、 8和N型外延层3作为PN二极管及肖特 基势垒二极管的阴极区域使用。另一方面，N型扩散层8为窄的扩散区域， 但通过设定高杂质浓度，实现低电阻化。另外，本实施例中的N型扩散层7、 8对应于本发明的"一导电型阴极扩散层"。但是，作为本发明的"一导电型 阴极扩散层"，也可以为只是N型扩散层7或N型扩散层8的情况。另外， 也可以为三重扩散构造等多重扩散构造的情况。P型扩散层9按照包围P型扩散层5的周围的方式一环状地形成于外延 层3。P型扩散层9例如通过以其表面的杂质浓度为1.0 x 10'5~ l.Ox 1016(/cm2) 左右、扩散深度为1~3 ( pm)左右的扩散条件形成。而且，P型扩散层9 形成于作为阳极电极的肖特基势垒用金属层14的端部20下方。而且，将肖 特基势垒用金属层14的端部20的电场集中緩和，使保护二极管1的耐压特 性提高。另外，本实施例中的P型扩散层9对应于本发明的"反向导电型的 第二阳极扩散层"。但是，作为本发明的"反向导电型的第二阳极扩散层"， 也可以为双重扩散构造及三重扩散构造等多重扩散构造的情况。P型扩散层10、 11按照重叠其形成区域的方式形成于比P型扩散层9靠 N型扩散层7侧。另外，P型扩散层IO、 11按照包围P型扩散层5周围的方 式一环状形成。P型扩散层10例如通过以其表面的杂质浓度为1.0 x 1015 ~ 1.0 x 1016 (/cm2)左右、扩散深度为1-3 ( jam)左右的扩散条件形成。P型扩 散层11例如通过以其表面的杂质浓度为l.Ox I017~1.0x 1018 (/cm2)左右、 扩散深度为2~4 ( ym)左右的扩散条件形成。而且，P型扩散层10、 11作 为漂移扩散层形成。另外，详细后述，在P型扩散层IO上重叠形成有杂质浓 度比P型扩散层10高的P型扩散层11。通过该构造，在对保护二极管1施 加反偏压时，P型扩散层IO、 11重叠的区域可以防止由于耗尽层而填满。其 结果，P型扩散层10、 11重叠的区域能够维持金属层18或肖特基势垒用金属 层14的电容接合状态。另夕卜，本实施例中的P型扩散层10、 ll至少为不使P 型扩散层的一部分区域完全耗尽化的扩散构造即可，而扩散构造可进行任意 的设计变更。 P型扩散层12、 13按照重叠其形成区域的方式形成于N型扩散层7。另 外，P型扩散层12、 13按照包围P型扩散层5周围的方式一环状形成。P型 扩散层12例如通过以其表面的杂质浓度为1.0 x 1016~ l.Ox 10口(/cm"左右、 扩散深度为5-6 ( iam)左右的扩散条件形成。P型扩散层13例如通过以其 表面的杂质浓度为l.Ox 1019~ l.Ox 102Q (/cm2)左右、扩散深度为1~3 ( |a m)左右的扩散条件形成。而且，使作为阴极电极使用的金属层15与N型扩 散层8和P型扩散层13接触。通过该构造，P型扩散层12、 13与N型扩散 层7、 8成同电位。肖特基势垒用金属层14形成于外延层3上面。肖特基势垒用金属层14 例如在作为势垒金属的钛(Ti)层及氮化钛(TiN)层上堆积铝合金(例如 Al-Si层、A1-Cu层或A1-Si-Cu层)。如粗线所示，在位于P型扩散层5 和P型扩散层9之间的外延层3表面形成有硅化钛(TiSi2 )层的硅化物层21 。 而且，由肖特基势垒用金属层14的硅化物层21和外延层3构成肖特基势垒 二极管。另外，也可以使用鴒(W)、钼(Mo)、钽(Ta)、钴(Co)、镍(Ni)、 铂(Pt)等金属代替钛(Ti )。该情况下，作为硅化物层20,形成硅化钨(WSi2) 层、硅化钼(MoSi2)层、硅化钴(CoSi2)层、硅化镍(NiSi2)层、硅化铂 (PtSi2)层等。金属层15形成于外延层3上面。金属层15例如为在势垒金属层上层叠 了铝合金(例如Al-Si层、A卜Cu层或Al-Si-Cu层)的构造。而且，将 金属层15作为阴极电极使用，在N型扩散层8及P型扩散层13上施加阴极 电位。绝缘层16、 17形成于外延层3上方。绝缘层16、 17例如通过选择性地 层叠氧化硅膜、氮化硅膜、TEOS ( Tetra - Ethy卜Orso - Silicate )膜、BPSG (Boron Phospho Silicate Glass)膜、SOG ( Spin On Glass )膜等而形成。在绝 缘层16上形成有接触孔22。接触孔22由肖特基势垒用金属层14埋入，将肖 特基势垒用金属层14作为阳极电极使用。金属层18按照覆盖P型扩散层10、 11的形成区域上方的方式形成于绝 缘层17上面。金属层18例如为在势垒金属层上层叠了铝合金(例如Al-Si 层、Al - Cu层或Al - Si - Cu层)的构造。金属层18埋设形成于绝缘层17 上的接触孔23,与肖特基势垒用金属层14连接。通过该构造，至少P型扩散 层10、 11重叠的区域的一部分经由绝缘层16、 17、场氧化膜23等与金属层18电容接合。而且，在至少P型扩散层IO、 11重叠的区域的局部为比阳极电 位高若干的电位，但施加所希望的电位。至少P型扩散层IO、 ll重叠的区域 的一部分与N型外延层3成反偏压状态，使保护二极管1的耐压特性提高。另外，在本实施例中，如图1 (B)所示，肖特基势垒用金属层14如图1 (A)所示的金属层18那样，也可以为按照覆盖P型扩散层10、 ll的形成区 域上方的方式形成的情况。该情况下，至少P型扩散层IO、 ll重叠的区域的 一部分经由绝缘膜16、场氧化膜24等与肖特基势垒用金属层14电容接合。 而且，在至少P型扩散层10、 11重叠的区域的局部，例如通过调整绝缘层16、 17等的膜厚，可施加与阳极电位不同的电位，且能够调整保护二极管1的耐 压特性。图2 (A)表示PN二极管31。另外，PN二极管31为具有与图1所示的 保护二极管1大致相同的耐压特性的构造。下面说明其构造。N型外延层33堆积于P型单晶硅衬底32上面。N型埋入扩散层34在衬 底32和外延层33这两区域形成。P型扩散层35、 36、 37形成于外延层33 上。P型扩散层35、 36与N型外延层33形成PN结区域，P型扩散层35、 36、 37作为齐纳二极管的阳极区域使用。N型扩散层38、 39形成于外延层33上。N型扩散层38、 39和N型外延 层33作为PN二极管的阴极区域使用。而且，P型扩散层40、 41形成于N型 扩散层38上。绝缘层42形成于外延层33上面，且在绝缘层42上形成有接触孔43、 44。 金属层45经由接触孔43与P型扩散层37连接，作为阳极电极使用。金属层 46经由接触孔44与N型扩散层39、 P型扩散层41连接，作为阴极电极使用。绝缘层47形成于绝缘层42上，且在绝缘层47上形成有接触孔48。金属 层49经由接触孔48与金属层45连接。另外，金属层49覆盖P型扩散层36 的形成区域上方而形成，且具有场板极。另外，在本实施例中，如图2(B)所示，金属层45如图2 (A)所示的 金属层49那样，也可以是覆盖P型扩散层36的形成区域上方而形成的情况。其次，图3中，实现表示保护二极管1的顺方向电压(Vf)，虚线表示 PN二极管31的顺方向电压(Vf)。使用图1，如上所述，在保护二极管1上并联配置有PN二极管和肖特基 势垒二极管。根据该构造可知，例如在Vf为0.8 (V)以下的情况下，保护二 极管1的顺方向电流(If)比PN二极管31的大，且电流能力优良。另一方 面，例如在If为l.Oxl(T8 (A)的情况下，可知保护二极管1由比PN二极 管31的电位低的电位驱动。即，根据该元件特性，通过将与输出端子连接的 MOS晶体管等和保护二极管1并联连接，例如能够保护MOS晶体管等不受 布朗间内放电时及电动机负载等L负载切断时产生的过电压等影响。具体而言，图4表示在电源线(Vcc)和接地(GND)之间串联连接N 沟道型MOS晶体管X、 Y,并将MOS晶体管X的源极电极和MOS晶体管Y 的漏极电极与输出端子连接的电路。在此，说明对在电源线(Vcc)和输出端子之间未连接保护二极管1的电 路的输出端子施加了过电压的情况。在施加有反偏压的状态的MOS晶体管X 的源极-漏极间，通过过电压施加顺向偏压。此时，在源极-漏极间会流过 容许值以上的电流，而导致PN结区域破坏，且MOS晶体管X破坏。但是，在本实施例中，在电源线(Vcc)和输出端子之间并联连接有保护 二极管l和MOS晶体管X。该情况下，使用图3，如上所述，当对输出端子 施加过电压时，保护二极管1先动作，能够利用保护二极管1使因过电压而 产生的大部分电流脱离电源线(Vcc)。其结果是，能够降低因过电压而流过 MOS晶体管X的源极-漏极间的电流，且能够防止PN结区域的破坏。其次，图5表示对阳极电极施加的电压和寄生电容C(fF)的关系。而且， 实线表示保护二极管l,虚线表示PN二极管31。使用图1,如上所述，在保护二极管1上并联配置有PN二极管和肖特基 势垒二极管。而且，在保护二极管l中，与PN二极管31相比，外延层3上 形成的PN结区域少。通过该构造，在施加反偏压时，保护二极管1的寄生电 容比PN二极管31的寄生电容少。而且，保护二极管1通过降低寄生电容而 能够降低高频信号的漏泄。例如在将图4所述的电路装入高频电路的输出部 的情况下，与PN二极管31相比，保护二极管1能够降低高频特性的恶化。其次，图6(A)中，粗实线表示耗尽层的端部区域，虚线表示等电位线， 点划线表示328 (V)的等电位线。如图所示，在P型扩散层10、 11上作为 漂移扩散层形成，但施加有比阳极电位高若干的电位的区域存在。P型扩散层 10、 11重叠的区域为高杂质浓度区域，如实线所示，完全未耗尽化的区域存 在。而且，如上所述，完全未耗尽化的P型扩散层10、 11与金属层18电容 接合。
另一方面，电场集中容易产生的肖特基势垒用金属层14的端部20由P 型扩散层9保护。如上所述，P型扩散层9为低杂质浓度，如图所示，P型扩 散层9完全耗尽化。但是，P型扩散层9位于完全未耗尽化的P型扩散层5、 6和P型扩散层10、 ll之间。通过该构造，在肖特基势垒用金属层14的端部 20下方，等电位线的间隔不减窄，而成为电场集中难以产生的状态。即，可 知P型扩散层9由自P型扩散层5、 6和外延层3的边界扩散的耗尽层、和自 P型扩散层10、 11和外延层3的边界扩散的耗尽层保护。在P型扩散层IO、 11上，使P型扩散层10向阴极电极侧延伸。如上所 述，P型扩散层IO为低杂质浓度。如图所示，被完全耗尽化。而且，在形成 有P型扩散层10的区域，等电位线的间隔緩緩推移。即，完全耗尽化后的P 型扩散层10自阳极电极侧起，配置于最外周。通过该构造，如图所示，减小 耗尽层的终端区域的曲率变化，使保护二极管1的耐压特性提高。其结果是， 改善因形成肖特基势垒二极管而引起的耐压劣化的问题，且能够实现肖特基 势垒二极管的低的顺向电压(Vf)的驱动。另外，如图6 (B)的阴影区域A所示，碰撞电离在位于阴极电极侧的P 型扩散层10和P型扩散层11交叉的区域附近产生。自该图也可知，通过形 成P型扩散层IO、 11，防止电场集中容易产生的肖特基势垒用金属层14的端 部20的耐压劣化。其次，图7中，实线表示保护二极管1的A-A截面(参照图1 (A)) 的自由载流子(空穴)的浓度曲线，虚线表示齐纳二极管31的B - B截面(参 照图2 (A))的自由载流子(空穴)的浓度曲线。另外，纵轴表示外延层内 的自由载流子(空穴)的浓度，横轴表示距阳极区域的离开距离。而且，图 中表示对保护二极管1及PN二极管31分别施加了 Vf=0.8 (V)的状态下的 浓度曲线。首先，如图1所示，在保护二极管l动作时，在P型扩散层5和N型外 延层3的PN结区域施加顺向电压(Vf),并从P型扩散层5向外延层3注入 自由载流子(空穴)。另一方面，如图2所示，在PN二极管31动作时，同样 向P型扩散层34和N型外延层33的PN结区域施加顺向电压(Vf )，并从P 型扩散层34向外延层33注入自由载流子(空穴)。即，保护二极管1及PN 二极管31这两者都在P型扩散层5、 34的附近区域为大致相同的自由载流子 (空穴)的浓度。
其次，如图1所示，在保护二极管1上，通过形成肖特基势垒二极管，P型扩散层9及P型扩散层10、 11离开形成。根据该构造，施加顺向电压(Vf) 的PN结区域P争低，向N型外延层3注入的自由载流子(空穴)降低。其结 果是与PN二极管31相比，在保护二极管l上，在离开P型扩散层5的区域， 自由载流子(空穴)的浓度降低。另外，在外延层3上，因自由载流子(空 穴)分布而引起传导度调制或主电流以低的ON电阻流动。而且能够解决ON 电阻值大的肖特基势垒二极管的问题点。最后，如图l所示，保护二极管1的阴极区域由N型扩散层7、 8的双重 扩散构造形成。根据该构造，在N型扩散层7附近区域，自P型扩散层5注 入的自由载流子(空穴)与自N型扩散层7、 8注入的自由载流子(电子)再 结合。此时，通过使N型扩散层7大幅度扩散，能够促进再结合。另外，在保护二极管l上，形成有对N型扩散层7施加了阴极电位的P 型扩散层12、 13。而且，不进行上述再结合而到达了 P型扩散层12、 13的自 由载流子(空穴)自P型扩散层12、 13排出到外延层3之外。其结果是，在 阴极区域附近的自由载流子(空穴)的浓度大幅度降低，且外延层3内的自 由载流子(空穴)的浓度也降低。另一方面，如图2所示，齐纳二极管31的 阴极区域也为同样的构造，在阴极区域附近的自由载流子(空穴)的浓度大 幅度降4氐。如上所述，在保护二极管1上，形成肖特基势垒二极管，且形成容易自 外延层3排出自由载流子(空穴)的阴极区域。根据该构造，能够降低保护 二极管1的PN结区域附近蓄积的自由载流子(空穴)浓度。其结果是，在保 护二极管1断开时，能够减小反向回复电流的时间变化率(di/dt)的绝对值， 且得到软恢复特性。而且，能够防止反向回复电流的时间变化率(di/dt)造 成的保护二极管1的破坏。其次，如图8所示，保护二极管1例如形成为椭圓形状。在椭圆形状的 直线区域1配置有在中心区域作为阳极区域使用的P型扩散层5(由实线包围 的区域)。而且，在椭圓形状的直线区域L及曲线区域R上，按照包围P型 扩散层5周围的方式一环状形成有P型扩散层9 (点划线包围的区域)。如上 所述，P型扩散层9将肖特基势垒用金属层14 (参照图1 )的端部20 (参照 图1)的电场集中緩和，且提高保护二极管1的耐压特性。在椭圓形状的直线区域L及曲线区域R,按照包围P型扩散层9周围的 方式一环状地形成有P型扩散层10(由点划线包围的区域)、11 (双点划线包围的区域)。如上所述，P型扩散层IO、 ll作为漂移扩散层使用。另外，在椭圆形状的直线区域L及曲线区域R,按照包围P型扩散层IO 周围的方式一环状地形成有作为阴极区域使用的N型扩散层7 (三点划线包 围的区域)。而且，在形成有N型扩散层7的区域，按照重叠其形成区域的方 式一环状地形成有P型扩散层12(四点划线包围的区域)。另外，图中未图示， 但在P型扩散层5上，按照重叠其形成区域的方式形成P型扩散层6 (参照 图1)。另外，在N型扩散层7上，按照重叠其形成区域的方式形成有N型扩 散层8 (参照图1)及P型扩散层13 (参照图1)。根据该构造，保护二极管1在椭圆形状的直线区域L及曲线区域R能够 流过电流，且能够提高电流能力。另外，在椭圆形状的曲线区域R，通过其 曲线形状及P型扩散层9，能够将电场集中緩和，且提高保护二极管1的耐压 特性。另外，通过将保护二极管l设为椭圓形状，能够缩小元件尺寸。另外，如图所示，按照自P型扩散层5开口到P型扩散层9的局部的方 式形成有接触孔22 (参照图1)。肖特基势垒用金属层14经由接触孔22与P 型扩散层5、 N型外延层3 (参照图1)及P.型扩散层9连接。如上所述，肖 特基势垒用金属层14在外延层3的上面直接形成。而且，肖特基势垒用金属 层14在接触孔22内跨其宽的区域以维持平坦性的状态形成。根据该构造， 可在肖特基势垒用金属层14之上形成金属层18与肖特基势垒用金属层14连 接的接触孔23。即，在肖特基势垒用金属层14用的接触孔22上形成有接触 孔23。其结果是，能够抑制配线向肖特基势垒用金属层14引导，且使配线图 案的面积缩小。另外，在图8的说明中，与图1所示的构成要素相同的构成 要素使用同一序号，图8中，在括号内图示其序号。最后，在椭圆形状的曲线区域R,在施加了阳极电位的配线层(未图示) 的下方即至少施加了阳极电位的配线层和N型扩散层7交叉的区域配置有电 场遮断膜51。电场遮断膜51例如由与形成MOS晶体管(未图示)的栅极电 极的工序相同的工序形成，由多晶硅膜形成。而且，电场遮断膜51经由形成 于外延层3和电场遮断膜51之间的绝缘层上的接触孔52、 53与作为源极区 域的扩散层连接。即，在电场遮断膜51上实质上施加了与阴极电位相同的电 位。根据该构造，电场遮断膜51相对于施加了阳极电位的配线层具有屏蔽效 果。而且，通过阴极电位和阳极电位的电位差使阴极区域反转，能够防止阳
极区域和分离区域19 (参照图1 )短路。另外，在本实施例中，对在作为阳极区域使用的P型扩散层5和P型扩 散层9之间形成硅化物层21的情况进行了说明。该构造中，由于P型扩散层 5比P型扩散层7深的扩散，从而P型扩散层5的底面自外延层3表面向垂 直方向大幅度离开。而且，自P型扩散层5和外延层3的边界扩散的耗尽层 在水平方向上的宽的区域扩散。其结果是，能够增大P型扩散层5和P型扩 散层7的离开距离，且能够加宽硅化物层21的形成区域。其结果是不增加与 阳极电极连接的P型扩散层而能够提高肖特基二极管的电流能力。另外，通 过抑制PN结区域的增加，也能够抑制寄生电容的增加，且防止高频特性的恶 化。但是，在本实施例中，不限于该构造的情况。为提高保护二极管的肖特 基势垒二极管的顺向电压(Vf)特性，而将P扩散层5和P型扩散层9之间 扩大，在宽的区域形成硅化物层21。而且，也有在P型扩散层5和P型扩散 层9之间以大致一定的间隔重新配置施加阳极电位的P型扩散层的情况。该 情况下，通过多个的P型扩散层，能够减小硅化物层21形成区域的耗尽层的 曲率变化，且能够维持保护二极管的耐压特性。另外，在不脱离本发明主旨 的范围内，可进行各种变更。其次，参照图9~图11说明本发明的其它实施例。另外，与一实施例相 同的构成为避免重复的说明，而使用相同符号，简化其说明。在此， 一实施例的半导体装置和其它实施例的半导体装置的不同点在于， 阳极侧的P型扩散层9A的构成和阴极侧的N型扩散层7A、 8A的构成。即，在一实施例的半导体装置中，通过在自P型扩散层5离开的位置构 成P型扩散层9(参照图1 ),从而利用肖特基势垒二极管的低的顺向电压(Vf) 特性，在向电路元件施加过电压时，使保护二极管比电路元件先动作，防止 电路元件的破坏，但例如因外延层3的表面形成的肖特基势垒金属层14的构 成等的影响，有时不能过度降低肖特基势垒二极管的顺向电压(Vf)特性， 而导致反倾斜电流增大。即，在图3所示的特性图中，例如保护二极管的由实线表示的曲线沿箭 头方向移动，如点划线所示，由于顺向电压(Vf)特性降低，从而有时反倾 斜电流增大。这种情况下，如图9所示，通过将P型扩散层9A按照包围上述P型扩 散层5的方式形成，能够抑制顺向电压(Vf)特性过度降低。由此,反倾斜
电流过度增大的不良情况解除。另外，在阴极侧的N型扩散层7A、 8A上，在上述N型扩散层7(参照 图1)内设置了P型扩散层12、 13(参照图1),但为提高高温动作时的耐压， 而省略了P型扩散层12、 13(参照图1)的构成。即，常温时没有问题，但在高温(例如100~150°C )状态下动作时，因上 述P型扩散层12、 13 (参照图1)的存在，从而能够避免BiP动作在该区域 被破坏的可能性。
权利要求
1、一种半导体装置，其特征在于，具有形成于一导电型半导体层上的反向导电型的第一阳极扩散层；按照包围所述第一阳极扩散层的方式形成且杂质浓度比该第一阳极扩散层低的第二阳极扩散层；形成于所述半导体层上的一导电型阴极扩散层；形成于所述第一及第二阳极扩散层上的肖特基势垒用金属层。
2、 如权利要求1所述的半导体装置，其特征在于，所述阴极扩散层由 杂质浓度不同的两个一导电型扩散层构成，且连接着阴极电极。
3、 如权利要求1或2所述的半导体装置，其特征在于，所述第一阳极 扩散层自所述第二阳极扩散层扩散到深部。
4、 如权利要求1~3中任一项所述的半导体装置，其特征在于，在施加 阳极电位的配线层和所述阴极扩散层交叉的区域中、在所述半导体层上配置 有与所述阴极扩散层同电位的电场遮断膜。
全文摘要
一种半导体装置，现有半导体装置存在肖特基势垒二极管的反倾斜电流过度增大的问题。本发明的半导体装置具有形成于N型外延层(3)上的P型第一阳极扩散层(5)；按照包围所述第一阳极扩散层(5)的方式形成且杂质浓度比该第一阳极扩散层(5)低的第二阳极区域(9A)；形成于所述外延层(3)的N型阴极扩散层(7A、8A)；所述第一及第二阳极扩散层(5、9A)上形成的肖特基势垒用金属层(14)。
文档编号H01L29/66GK101154690SQ20071015347
公开日2008年4月2日 申请日期2007年9月20日 优先权日2006年9月28日
发明者中谷清史, 大川重明, 田中秀治, 菊池修一 申请人:三洋电机株式会社;三洋半导体株式会社