技术编号:7236609
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及半导体器件制作领域,尤其涉及可降低漏/源处电容的制作MOS 器件的方法。背景技术随着超大规模集成电路技术的发展,要求集成电路模块运行速度越快越好, 同时会期望整个电路系统的功耗较小。这点在便携式电子产品的芯片设计上体 现得尤为明显。从集成芯片的晶体管级角度考虑,减小集成芯片输出模块每个晶体管的输 出负载可有效提高集成芯片的运行速度和降低集成芯片的功耗。其中较大的电 容负载是输出负载减小的很大阻碍。而MOS器件的漏/源电容是集成器件中普 遍存在的负...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。