专利名称：：一种制作mos器件的方法
技术领域：
：本发明涉及半导体器件制作领域，尤其涉及可降低漏/源处电容的制作MOS器件的方法。
背景技术：
：随着超大规模集成电路技术的发展，要求集成电路模块运行速度越快越好，同时会期望整个电路系统的功耗较小。这点在便携式电子产品的芯片设计上体现得尤为明显。从集成芯片的晶体管级角度考虑，减小集成芯片输出模块每个晶体管的输出负载可有效提高集成芯片的运行速度和降低集成芯片的功耗。其中较大的电容负载是输出负载减小的很大阻碍。而MOS器件的漏/源电容是集成器件中普遍存在的负载电容。请参阅图l,集成电路中所有MOS器件均是制作在同一片硅衬底上101上，通过阱注入离子步骤形成阱102，通过漏/源注入步骤形成漏/源区103,通过阈值注入离子步骤控制栅极104阔值电压大小。如图1所示的MOS管结构会存在漏/源与阱之间的电容105,釆用符号Cjo表示。Cjo也就是集成器件中普遍存在的负载电容。因此，在不影响器件其它性能的情况之下，降低MOS器件漏/源处电容Cjo，可直接降低集成芯片输出的负载电容，有效提高MOS管工作频率，降低集成芯片的静态/动态功耗。随着MOS器件技术节点不断向小尺寸发展，为了控制越来越严重的器件的短沟道效应，许多重要的生产工艺参数都要做一定的缩放比例。一般来说，器件的沟道和阱的离子注入浓度随特征尺寸的变小要相应增加，而离子注入能量要相应变小，而这样都会导致在所以导致漏/源与和衬底阱PN结处的杂质离子浓度变高，从而Cjo变的更大。而在实际应用中，小的Cjo—直是一个重要的技术指标，尤其在便携式的设备当中。采用现有的阱离子注入缩放比例的方法现有集成电路MOS器件的制作方法难以制得小的漏/源电容MOS器件。因而会导致以此器件设计的整个集成电路器件的负载电容较大工作频率偏低、静态和高频应用时的功耗都偏大。为了满足实际应用的要求，必须要降低Cjo。
发明内容本发明的目的在于提供一种制作MOS器件的方法，可有效降低MOS管漏/源处和阱之间的电容，解决其以该MOS器件组成的集成电路工作频率低和功耗大的问题。为了达到上述的目的，本发明的制作MOS器件的方法，所述MOS器件的制作包括阱注入步骤和阈值注入步骤，其中，阱注入步骤中注入离子能量大于预设离子能量，及阔值注入步骤采用扩散系数小于阱注入离子的扩散系数的离子进行注入。MOS器件为PMOS器件，阱注入离子为磷时，阈值注入离子采用扩散系数相对磷的扩散系数小的砷或锑。阱注入离子为磷时，阱注入离子能量为380450KeV,预设离子离子能量为320340KeV。MOS器件为NMOS器件，阱注入离子为硼时，所述阈值注入采用扩散系数相对硼的扩散系数小的铟。与现有集成MOS器件制作方法相比，该方法通过"R高阱注入离子能量可降低漏/源与阱之间PN结靠近阱一侧的杂质离子浓度，阈值注入采用扩散系数小的离子可降低漏/源与阱之间PN结靠近漏/源一侧的杂质离子浓度，因此可有效降低漏/源与阱之间PN结两侧离子浓度，从而降低漏/源处PN结电容和漏电流，最终降低MOS器件负载电容，提高器件的工作频率，降低其静态和动态的功耗。通过以下实施例并结合其附图的描述，可以进一步理解本发明的目的和特点。其中，附图为图l是MOS漏/源电容示意图。图2是离子浓度随n阱深度变化分布图。图3是常规制作MOS器件漏/源PN结两侧浓度一维示意剖面图。图4是提高阱注入离子能量MOS器件漏/源PN结两侧浓度分布一维示意剖面图。图5是本发明MOS器件漏/源PN结两侧浓度分布一维示意剖面图。图6是PMOS器件漏/源电容随n阱注入能量变化图。具体实施例方式以下对本发明制作MOS器件的方法作进一步详细描述。本发明实施例以65nm的工艺在p型衬底上制作n阱PMOS管为例，制作MOS器件方法包括在提供的衬底上进行阱注入、阔值注入和漏/源注入。漏/源注入离子浓度随n阱深度变化请参阅图2中曲线1。首先以常规制作PMOS器件的方法制作PMOS器件，在制作65nm特征尺寸MOS器件时，离子能量以预设离子能量(320340KeV)进行n阱注入，形成n阱，阱注入离子采用n型离子，例如磷。在阈值注入时通常会采用n型离子，常用的n型离子为磷。选取340KeV离子能量进行n阱注入，以常规制作MOS器件方法形成的离子浓度随衬底深度变化示意图请参阅图2中曲线2。在常规制作MOS器件方法中，阱注入步骤离子能量采用390KeV,大于预设离子能量50KeV;在阈值注入时，仍采用常见n型离子磷进行注入；这样制作MOS器件的方法，形成的离子浓度随n阱深度变化示意图请参阅图2中曲线3。在常规制作MOS器件方法中，阱注入步骤注入离子能量采用410KeV，大于预设粒子能量70KeV;在阔值注入时，仍采用常见n型离子磷进行注入；这样制作MOS器件的方法，形成的离子浓度随衬底深度变化示意图请参阅图2中曲线4。在常规制作MOS器件方法中，阱注入步骤仍采用常用阱注入离子能量340KeV,阈值注入时不采用常规的磷离子，而是采用扩散系数相对磷的扩散系数小的离子砷或锑，这样制作MOS器件的方法，形成的离子浓度随衬底深度变化示意图请参阅图2中曲线5。在本发明制作MOS器件方法中，阱注入步骤注入离子能量采用400KeV,大于预设离子能量60KeV。阈值注入采用扩散系数小的离子进行注入，扩散系数小是相对阱注入离子的扩散系数小。当阱注入离子为磷时，阈值注入离子釆用扩散系数相对阱注入离子的扩散系数小的砷或锑。这样制作MOS器件的方法，形成的离子浓度随n阱深度变化示意图请参阅图2中曲线6。图3对应常规MOS器件制作方法下，也就是曲线2的工艺条件下PN结两侧浓度分布图，7示意PN结位置。图4对应曲线4条件下对应PN结两侧浓度分布图，8示意PN结位置。图5对应曲线6条件下对应PN解两侧浓度分布图，9示意PN结位置。图3、图4和图5中阴影部分填充图案的疏密示意离子浓度。图3、图4和图5是采用Synopsys公司提供的Sprocess仿真出漏/源PN结两侧离子浓度分布示意图。对比图3、图4和图5中PN结两侧离子浓度分布，可看出提高阱注入离子能量对降低PN结下侧，也就是靠近阱一侧的离子浓度比较有效；而提高阱注入离子能量的同时，采用扩散系数小的离子进行阈值注入可有效减小PN结两侧离子浓度。综上所述制作MOS器件方法，图2中曲线2、曲线3、曲线4、曲线5、和曲线6也是釆用Synopsys公司提供的Sprocess仿真出的曲线图，分别代表着一种制作MOS器件方法，每条曲线分别与曲线1有一交点，这个交点的位置示意着漏/源PN结的位置。曲线2为常规制作MOS器件方法下离子浓度随n阱深度变化，对应图3漏/源PN结7两侧离子浓度分布图；从曲线3和曲线4可以看出提高阱注入离子能量可比较有效降低漏/源PN结深处的离子浓度，对应图4可看出提高阱注入离子能量的漏/源PN结8两侧浓度分布；从曲线5可以看出阈值注入釆用扩散系数小的离子进行注入可比较有效的降低漏/源PN结浅处离子浓度；从曲线6可以看出提高阱注入离子能量到400KeV，同时阔值注入采用砷或锑进行注入可更加有效的降低漏/源PN两侧离子浓度分布，对应图5中可看出漏/源PN结9两侧离子浓度分布。所以，无论从图2中的曲线还是从图3、图4和图5的PN结两侧离子浓度分布图均可看出提高阱注入离子注入能量，同时阈值注入采用扩散系数小的离子注入可有效降低漏/源PN结两处离子浓度。由于漏/源PN结两侧离子浓度大小直接影响着MOS管漏/源处电容的大小，从而可有效降低MOS管漏/源处电容的大小。值得注意的是阱注入离子能量不能太高，如果阱注入离子能量过高会引起阱注入能量太高，会产生一定的晶格损伤，器件的短沟道效应会变的难于控制，而且器件之间的隔离性会受到影响。对于阱注入步骤以340KeV作为预设阱注入离子能量，在预设阱注入离子能量偏离0120KeV下，电容值偏离目标电容CjOT的量，请参阅图6。菱形曲线为由Synopsys公司^是供的Sprocess和Sdevice仿真数据绘制，而方形曲线由实际测得的MOS器件漏/源电容数据绘制。由图6可看出阱注入离子能量由340~450KeV变化时，可逐渐减小MOS器件漏/源电容。为防止阱注入离子能量过高给MOS器件带来的问题，辅以采用低扩散系数离子的阈值注入可在保证MOS器件稳定的性能下达到有效降低漏/源电容目的。MOS漏/源电容需要达到的目标电容表示为CjOT，测得如图2中不同曲线的MOS制作方法下乂于应的漏/源处电容Y直如表1和表2所示，表1为Sprocess和Sdevice仿真数据，表2为实际测得的数据，电容单位为fF/um2(lfF=10-15F)。由表1和表2可以看出仿真得出的漏/源电容数据与测得的实际数据相近。表1<table>tableseeoriginaldocumentpage7</column></row><table>综上所述在制作MOS管过程中提高阱注入离子能量和采用重离子进行阈值注入，如曲线6可有效降低漏/源与n阱之间PN结两侧电容，从而降低MOS管漏/源处电容大小。对制作P阱NMOS管采用本发明方法，提高阱注入离子能量高于预设的阱注入离子能量和阱注入离子为硼时阈值注入采用扩散系数相对硼的扩散系数小的铟，同样可达到降低MOS器件漏/源处电容。权利要求1、一种制作MOS器件的方法，所述MOS器件的制作包括在提供的衬底上进行阱注入步骤、阈值注入和漏/源注入步骤，其特征在于所述阱注入步骤中注入离子能量大于预设离子能量，及所述阈值注入步骤采用扩散系数小于阱注入离子的扩散系数的离子进行注入。2、如权利要求1所述的制作MOS器件的方法，其特征在于所述MOS器件为PMOS器件，所述阱注入离子为磷时，所述阈值注入离子采用扩散系数相对磷的扩散系数小的砷或锑。3、如权利要求2所述的制作MOS器件的方法，其特征在于所述阱注入离子为磷时，所述阱注入离子能量为380450KeV,所述预设离子能量为320340KeV。4、如权利要求1所述的制作MOS器件的方法，其特征在于所述MOS器件为NMOS器件，所述阱注入离子为硼时，所述阈值注入采用扩散系数相对硼的扩散系数小的铟。全文摘要本发明提供了一种制作MOS器件的方法，该方法在保持MOS器件的性能下，可制得小的漏/源处电容的MOS器件。在包括阱注入步骤和阈值注入步骤的MOS器件的制作中，提高阱注入离子能量使其高于预设阱注入离子能量和阈值注入采用扩散系数较小的离子注入可有效降低MOS器件的漏/源处电容。通过提高阱注入离子能量可主要降低漏/源与阱之间PN结靠近阱一侧的杂质离子浓度，阈值注入采用扩散系数小的离子可主要降低漏/源与阱之间PN结靠近漏/源一侧的杂质离子浓度，因此本发明方法可有效减少漏/源与阱之间PN结两侧的离子浓度，从而降低MOS器件漏/源处电容，提高MOS管高频工作特性，降低MOS管的功耗。文档编号H01L21/336GK101452854SQ20071017157公开日2009年6月10日申请日期2007年11月30日优先权日2007年11月30日发明者施雪捷申请人:中芯国际集成电路制造(上海)有限公司