栅极结构、其制作方法及闪存器件的制作方法
【技术领域】
[0001]本申请涉及半导体集成电路的技术领域，具体而言，涉及一种栅极结构、其制作方法及闪存器件。
【背景技术】
[0002]目前，通常需要在半导体器件中设置具有层叠结构的栅极结构(由依次设置于衬底上的第一栅极、介电材料层和第二栅极构成)，以提高半导体器件的性能。然而，随着半导体器件的集成度越来越高，半导体器件中的栅极结构越来越小，导致栅极结构中第一栅极和第二栅极的耦合比例下降，进而导致半导体器件的性能下降。比如，在闪存器件(flashmemory device)中,栅极结构(包括浮栅、介质材料和控制栅)的尺寸越小，浮栅和控制栅之间的耦合比例越小，使得闪存器件具有更高的工作电压和能耗。
[0003]图1示出了现有栅极结构的剖面结构示意图。如图1所示，现有栅极结构包括依次设置于衬底10'上的第一栅极30'、介电材料层50'和第二栅极60'，且第一栅极30'和第二栅极60'具有齐平的上表面。其中，第一栅极30'和衬底10'之间设置有隧穿氧化物层20'，例如S12层。同时，衬底10'中设置有隔离结构40'，隔离结构40'靠近第一栅极30'的侧面与第一栅极30'的侧面相连，且第二栅极60'覆盖于隔离结构40'和介电材料层50'的上表面上。
[0004]上述栅极结构中，第一栅极30'和第二栅极60'具有齐平的上表面，使得第一栅极30'和第二栅极60'之间的耦合比例较小，进而降低了器件的性能。目前，技术人员尝试通过增大栅极结构的尺寸以增大其耦合比例。然而，栅极结构的尺寸的增大会降低半导体器件的集成度，进而限制半导体器件的进一步发展。针对上述问题，目前还没有有效的解决方法。
【发明内容】
[0005]本申请旨在提供一种栅极结构、其制作方法及闪存器件，以提高栅极结构中第一栅极和第二栅极之间的耦合比例。
[0006]为了实现上述目的，本申请提供了一种栅极结构，该栅极结构包括:第一栅极，包括中间栅极部和外侧栅极部，中间栅极部的两侧侧面与外侧栅极部的部分侧面相连，且外侧栅极部靠近中间栅极部的侧面呈台阶状；介电材料层，设置于第一栅极的上表面上，介电材料层的上表面与第一栅极的上表面相对应；第二栅极，设置于介电材料层的上表面上，第二栅极具有齐平的上表面。
[0007]进一步地，第一栅极设置于衬底上，且第一栅极和衬底之间设置有隧穿氧化物层。
[0008]进一步地，衬底中设置有隔离结构，隔离结构靠近外侧栅极部的侧面与外侧栅极部的侧面相连，且第二栅极设置于隔离结构和介电材料层的上表面上。
[0009]进一步地，第一栅极和第二栅极的材料为多晶硅，介电材料层为ONO层。
[0010]本申请还提供了一种上述栅极结构的制作方法，该制作方法包括:形成包括中间栅极部和外侧栅极部的第一栅极，且中间栅极部的两侧侧面与外侧栅极部的部分侧面相连，外侧栅极部靠近中间栅极部的侧面呈台阶状；在第一栅极的上表面上形成上表面与第一栅极的上表面相对应的介电材料层；在介电材料层的上表面上形成具有齐平的上表面的第二栅极。
[0011]进一步地，在形成第一栅极的步骤中，第一栅极形成于衬底上，且第一栅极和衬底之间形成有隧穿氧化物层。
[0012]进一步地，形成第一栅极和隧穿氧化物层的步骤包括:在衬底上依次形成氧化物层和第一栅极材料层，以及在第一栅极材料层的部分表面上依次形成第一掩膜层和宽度大于第一掩膜层的宽度的第二掩膜层；形成覆盖第一栅极材料层、第一掩膜层和第二掩膜层的第二栅极材料层；刻蚀第二栅极材料层和第一栅极材料层以形成第一栅极，并刻蚀氧化物层以形成隧穿氧化物层；刻蚀去除第一掩膜层和第二掩膜层。
[0013]进一步地，形成第一栅极和隧穿氧化物层的步骤包括:在衬底上依次形成氧化物层和第一栅极材料层，以及在第一栅极材料层的部分表面上依次形成第一掩膜层和宽度大于第一掩膜层的宽度的第二掩膜层；刻蚀第一栅极材料层，以使第一栅极材料层的宽度等于第二掩膜层的宽度；形成覆盖氧化物层、第一栅极材料层、第一掩膜层和第二掩膜层的第二栅极材料层；刻蚀第二栅极材料层以形成第一栅极，并刻蚀氧化物层以形成隧穿氧化物层；刻蚀去除第一掩膜层和第二掩膜层。
[0014]进一步地，形成氧化物层、第一栅极材料层、第一掩膜层和第二掩膜层的步骤包括:在衬底上依次沉积氧化物层、第一栅极材料层、第一掩膜材料层和第二掩膜材料层；顺序刻蚀第二掩膜材料层和第一掩膜材料层，以形成第二掩膜层；刻蚀剩余的第一掩膜材料层的两侧侧面，以形成第一掩膜层。
[0015]进一步地，刻蚀氧化物层以形成隧穿氧化物层的步骤之后，沿隧穿氧化物的侧面刻蚀衬底以在衬底中形成浅沟槽，并在浅沟槽中形成上表面与第二栅极材料层的上表面齐平的隔离物质层，浅沟槽和隔离物质层构成隔离结构。
[0016]进一步地，在刻蚀去除第一掩膜层和第二掩膜层的步骤中，同时刻蚀去除部分隔尚物质层。
[0017]进一步地，第一掩膜层为S12层,第二掩膜层为SiN层,隔离物质层为S12层。
[0018]本申请还提供了一种闪存器件，包括衬底，设置于衬底的表面上的隧穿氧化物层，以及设置于隧穿氧化物层的表面上的栅极结构，其中，栅极结构为本申请提供的上述栅极结构。
[0019]进一步地，栅极结构中的第一栅极为浮栅，栅极结构中的第二栅极为控制栅。
[0020]应用本申请的技术方案，本申请提供了一种包括依次设置的第一栅极、介电材料层和第二栅极的栅极结构，且第一栅极包括中间栅极部和外侧栅极部，中间栅极部的两侧侧面与外侧栅极部的部分侧面相连，外侧栅极部靠近中间栅极部的侧面呈台阶状。由于第一栅极中的外侧栅极部靠近中间栅极部的侧面呈台阶状，使得第一栅极的外表面面积得以增大，从而提高了第一栅极和第二栅极之间的耦合比例，进而提高了器件的性能。
【附图说明】
[0021]构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中:
[0022]图1示出了现有栅极结构的剖面结构示意图；
[0023]图2示出了本申请实施方式所提供的栅极结构的剖面结构示意图；
[0024]图3示出了本申请实施方式所提供的栅极结构的制作方法的流程示意图；
[0025]图4示出了在本申请实施方式所提供的栅极结构的制作方法中，在衬底上依次沉积氧化物层、第一栅极材料层、第一掩膜材料层和第二掩膜材料层后的基体的剖面结构示意图；
[0026]图5示出了顺序刻蚀图4所示的第二掩膜材料层和第一掩膜材料层，以形成第二掩膜层后的基体的剖面结构示意图；
[0027]图6示出了刻蚀图5所示的第一掩膜材料层的两侧侧面，以形成宽度小于所述第二掩膜层的宽度的第一掩膜层后的基体的剖面结构示意图；
[0028]图7示出了形成覆盖图6所示的第一栅极材料层、第一掩膜层和第二掩膜层的第二栅极材料层，并刻蚀第二栅极材料层和第一栅极材料层以形成第一栅极后的基体的剖面结构示意图；
[0029]图8示出了沿图7所示的第一栅极的侧面刻蚀氧化物层和衬底以在衬底中形成浅沟槽，并将剩余氧化物层作为隧穿氧化物层，以及在浅沟槽中形成上表面与第二栅极材料层的上表面齐平的隔离物质层后的基体的剖面结构示意图；
[0030]图9示出了刻蚀去除图8所示的第一掩膜层和第二掩膜层，同时刻蚀去除部分隔离物质层后的基体的剖面结构示意图；以及
[0031]图10示出了在图9所示的第一栅极的上表面上形成上表面与第一栅极的上表面相对应的介电材料层，并在介电材料层的上表面上形成具有齐平的上表面的第二栅极后的基体的剖面结构示意图。
【具体实施方式】
[0032]需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
[0033]需要注意的是，这里所使用的术语仅是为了描述【具体实施方