技术编号:7243604
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。一种静电放电保护电路,包括静电放电输入端、接地端,位于所述静电放电输入端、接地端之间的若干静电放电保护单元,所述静电放电保护单元并联设置,静电放电保护单元包括NMOS晶体管、电容、第一电阻、第二电阻,所述电容的第一端与静电放电输入端相连接,所述电容的第二端与第二电阻的第一端、NMOS晶体管的栅极相连接,所述第一电阻的第一端与静电放电输入端相连,所述第二电阻的第二端与所述第一电阻的第二端、NMOS晶体管的漏极相连接,所述NMOS晶体管的源极和衬底与接地端相连...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。