技术编号：7255524
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明公开了，包括P型半导体衬底、N型非本征集电区、下隔离层、本征集电区、插塞、上隔离层、本征基区、非本征基区、第一电介质膜层、发射区、集电极区、第二电介质膜层、引线孔、以及设置在前述引线孔内的金属布线。本发明利用双层隔离，使得晶体管的面积较小；基区方块电阻较小；集电极饱和压降低；同时采用节省的方法，得到平坦的引线孔前为保护晶体管表面所需的介质膜层。专利说明[0001]本发明涉及一种。背景技术[0002]晶体管是一种在集成电路中起重大作用的有源器件，用途各...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。