双极型纵向平面式晶体管及其制造方法
【专利摘要】本发明公开了双极型纵向平面式晶体管及其制造方法，包括P型半导体衬底、N型非本征集电区、下隔离层、本征集电区、插塞、上隔离层、本征基区、非本征基区、第一电介质膜层、发射区、集电极区、第二电介质膜层、引线孔、以及设置在前述引线孔内的金属布线。本发明利用双层隔离，使得晶体管的面积较小；基区方块电阻较小；集电极饱和压降低；同时采用节省的方法，得到平坦的引线孔前为保护晶体管表面所需的介质膜层。
【专利说明】双极型纵向平面式晶体管及其制造方法
【技术领域】
[0001]本发明涉及一种双极型纵向平面式晶体管及其制造方法。
【背景技术】
[0002]晶体管是一种在集成电路中起重大作用的有源器件，用途各异，如作恒压源，恒流源，小信号放大器，大电流驱动器等。因此，一个晶体管性能的好坏直接影响到集成电路功能的好坏。不同功能的集成电路对晶体管性能的要求也是不同的。
[0003]对于一般要求的大规模集成电路，其晶体管的制造方法参见说明书附图1?4，也既图1?4是一个现有的NPN-型双极型纵向平面式晶体管的制造流程剖面图。
[0004]请参见图1，首先，在P-型半导体衬底a的顶部形成N-型非本征集电区b ;在非本征集电区b上生产N-型外延层c ；N-型外延层c的一部分作为晶体管的本征集电区d。
[0005]请参见图2，在外延层c的顶部掺入P-型杂质元素作为隔离晶体管的隔离层e，在外延层c的顶部掺入P-型杂质元素作为晶体管的本征基区f。
[0006]请参见图3，在本征基区f的顶部掺入较高浓度的P-型杂质作为晶体管的非本征基区g ;在本征基区f的顶部掺入N-型杂质作为晶体管的发射区h，发射区掺入的杂质同时也作为集电区i。
[0007]请参见图4，为了保护晶体管表面，在金属布线前，在半导体衬底的顶部用化学汽相淀积方法淀积一电介质膜层j，电介质膜可以是氧化硅，氮化硅，或氧化硅和氮化硅两种介质的组合。然后在介质膜层j中，分别在位于发射区h，非本征基区g，以及集电极区i的区域开出引线孔，再完成金属布线，形成晶体管的发射极，基极，以及集电极，一个现有技术中的NPN型双极型纵向平面晶体管就形成了。
[0008]但是，根据说明书附图1?4流程制造出来的NPN型双极型纵向平面式晶体管有以下缺陷:
[0009]1、晶体管的P-型隔离层e是在N-型外延层c后完成的，为了达到隔离效果，必须通过高温以及长时间推进使杂质扩散穿过外延层(纵向扩散)与半导体衬底a相连。在杂质纵向扩散的同时，不可避免的也会横向扩散，这样，晶体管的面积增大，影响电路的集成
山/又ο
[0010]2、连接非本征集电区b和集电区i的是低浓度掺杂的N-型外延层C，这样，集电极回路串联电阻较大，因而集电极饱和压降较高。这样的晶体管不能用于电流驱动能力要求强的电路。
[0011]3、为了取得半导体衬底表面的平坦效果，引线孔前的电介质膜j需采用化学汽相淀积方法淀积，因而生产成本较高。
【发明内容】
[0012]本发明的目的是提供一种能克服现有技术缺陷的双极型纵向平面式晶体管及其制造方法，通过在制造过程种选择合适的本征基区浓度，使得本征基区方块电阻较小，通过改善隔离方法，使得晶体管面积较小，并且生产制造过程比较容易控制，节省成本。
[0013]实现本发明目的的技术方案是双极型纵向平面式晶体管，包括P型半导体衬底；位于P型半导体衬底顶部的N型非本征集电区和掺入P型杂质元素的下隔离层；位于P型半导体衬底上方的本征集电区；位于本征集电区顶部的掺入N型杂质元素且连接非本征集电区的插塞；位于本征集电区顶部的掺入P型杂质元素且与下隔离层连通的上隔离层；位于本征集电区顶部的掺入P型杂质元素的本征基区；位于本征基区顶部的掺入P型杂质的非本征基区；位于本征集电区顶部的第一电介质膜层；位于本征基区顶部的掺入N型杂质的发射区；位于插塞顶部的掺入N型杂质的集电极区；位于发射区和集电极区上方的与第一电介质膜层厚度相等的第二电介质膜层；位于第一电介质膜层和第二电介质膜层中，分别位于发射区、非本征基区、集电极区的区域的引线孔；以及设置在前述引线孔内的金属布线。
[0014]所述非本征集电区的方块电阻约为11?15欧姆/方块。
[0015]所述插塞的方块电阻为I?3欧姆/方块。
[0016]所述本征基区的方块电阻为290?310欧姆/方块。
[0017]制造上述双极型纵向平面式晶体管的方法包括以下步骤:
[0018]步骤一:选择一种电阻率为I?10 Q*cm的P型半导体衬底，在衬底上通过950度?1050度高温方法生产出一层氧化硅，通过离子注入方法将N型杂质元素注入到P型半导体衬底中，高温活化杂质并将杂质推进形成非本征集电区；将P型杂质元素注入到P型半导体衬底中，形成下隔离准备层；
[0019]步骤二:用外延方法在P型半导体衬底的顶部生产单晶硅，同时掺入N型杂质元素形成了 N型半导体单晶硅外延层，并作为本征集电区；下隔离准备层中的P型杂质活化并下推形成了下隔离层；
[0020]步骤三:在本征集电区顶部通过高温方法生产出一层氧化硅，通过扩散方法或离子注入方法将N型杂质元素掺入，高温活化杂质并将杂质推进到与非本征集电区连通形成插塞；在本征集电区顶部正对下隔离处将P型杂质元素注入或扩散，高温活化杂质并将杂质推进到与下隔离层连通形成上隔离层；
[0021]步骤四:在本征集电区顶部，将P型杂质元素注入，经过高温活化杂质并将杂质推进形成了本征基区；
[0022]步骤五:在本征基区的顶部，将浓度高于步骤四中的P型杂质浓度的P型杂质注入，高温活化杂质并将杂质推进形成了非本征基区；同时氧化生成二氧化硅形成第一电介质膜层；
[0023]步骤六:在第一电介质膜层中，在本征基区和插塞的顶部用氧化硅湿法腐蚀方法将N型杂质元素注入，高温活化杂质并将杂质推进，在本征基区上形成发射区，在插塞上形成了集电极区，所述插塞和集电极区连通；同时在发射区和集电极区上方氧化生成二氧化娃形成第二电介质膜层，第一电介质膜层和第二电介质膜层厚度相同；
[0024]步骤七:在第一电介质膜层和第二电介质膜层中，分别在位于发射区、非本征基区、以及集电极区的区域开出引线孔，完成金属布线，形成晶体管的发射极、基极、集电极。
[0025]采用了上述技术方案后，本发明具有积极的效果:(1)为了克服现有制造方法中的第一个缺点，晶体管的隔离分两步完成:第一步在N型外延层前进行，为下隔离；第二步在N型外延层后进行，为上隔离，并且在经过一定的高温处理后，上下隔离连通。因为是双隔离，不必将上隔离层杂质推进扩散穿过外延层与半导体衬底相连，纵向扩散深度减小，横向扩散也相应的减小，所以晶体管的面积减小，电路的集成密度提高。
[0026](2)为了克服现有制造方法中的第二个缺点，除在非本征集电区进行了大剂量离子注入和高温处理外，还在本征集电区的顶部掺入高浓度的N型杂质元素作为联接非本征集电区和本征集电极区的插塞，集电极回路串联电阻大大减小，集电极饱和压降降低。
[0027](3)为了克服现有制造方法中的第三个缺点，不使用化学汽相淀积方法即可取得半导体衬底表面的平坦效果，生产成本因而降低。
[0028](4)本发明的晶体管本征基区方块电阻较小。
[0029](5)本发明的方法中，下隔离准备层在掺杂后，不需要专为该层杂质活化而设置的高温处理，工艺更加简单。
【专利附图】
【附图说明】
[0030]为了使本发明的内容更容易被清楚地理解，下面根据具体实施例并结合附图，对本发明作进一步详细的说明，其中
[0031]图1~图4为现有的NPN-型双极型纵向平面式晶体管的制造流程剖面图。 [0032]图5~图12为本发明的NPN-型双极纵向平面式晶体管的剖面图.[0033]附图中标号为:
[0034]P型半导体衬底1、非本征集电区2、下隔离准备层3、本征集电区4、下隔离层5、插塞6、上隔离层7、本征基区8、非本征基区9、第一电介质膜层10、发射区11、集电极区12、第二电介质膜层13、引线孔14。
【具体实施方式】
[0035]本发明的方法的原理主要为:选择一种低浓度掺杂的半导体衬底；在半导体衬底中形成高浓度掺杂的非本征集电区；在半导体衬底中形成隔离晶体管的下隔离层的准备层；在非本征集电区上形成低浓度掺杂的本征集电区；在本征集电区中形成隔离晶体管的下隔离层；在本征集电区中形成联接非本征集电区的高浓度掺杂的插塞；在本征集电区中形成隔离晶体管的上隔离层，并且上隔离层和下隔离层连通；在本征集电区上形成低浓度掺杂的本征基区；在本征基区上形成高浓度掺杂的非本征基区；在本征基区上形成高浓度掺杂的发射区，并且该发射区被本征基区包围；在形成发射区的同时，在插塞上形成集电极区。
[0036]具体来说可以由图5~图12详细描述制造步骤:
[0037]见图5，选择一种电阻率为I~10Q*cm的P型半导体衬底I，在衬底上通过950度~1050度高温方法生产出一层氧化硅，用光刻和氧化硅湿法腐蚀方法开出一个窗口，这样便可以有选择的通过离子注入方法将N型杂质元素(如锑或砷)注入到P型半导体衬底I中，高温活化杂质并将杂质推进一定的深度形成非本征集电区2 ;对非本征集电区52进行大剂量离子注入和高温处理，在经过晶体管制作流程中所有的高温过程处理后，非本征集电区2的方块电阻约为13欧姆/方块。通过光刻方法开出一个窗口，将P型杂质元素(如硼)注入到P型半导体衬底I中，形成下隔离准备层3 ；[0038]见图6，制造本征集电区4和其他晶体管区域所需的半导体单晶硅。用外延方法在P型半导体衬底I的顶部生产单晶硅，同时掺入N型杂质元素(如砷)形成了 N型半导体单晶硅外延层，并作为本征集电区4 ;时掺入N型杂质元素(如砷)，这样就形成了 N型半导体单晶硅外延层。因为外延是一个高温过程，所以外延的同时，下隔离准备层3中的P型杂质活化并下推形成了下隔离层5 ；
[0039]见图7，在本征集电区4顶部通过高温方法生产出一层氧化硅，用光刻和氧化硅湿法腐蚀方法开出一个窗口，通过扩散方法或离子注入方法将N型杂质元素(如磷)掺入，高温活化杂质并将杂质推进到与非本征集电区2连通形成插塞6 ;对插塞区域6进行高浓度的掺杂，在经过晶体管制作流程中此后所有的高温处理后，插塞6的方块电阻约为2欧姆/方块。
[0040]通过光刻方法在本征集电区4的顶部并正对下隔离5处开出一个窗口，将P型杂质元素(如硼)注入或扩散到窗口中，高温活化杂质并将杂质推进到与下隔离层5连通形成上隔离层7 ；
[0041]见图8，通过光刻方法，在本征集电区4顶部，将P型杂质元素(如硼)注入，经过高温活化杂质并将杂质推进形成了本征基区8 ;较小的本征基区8的方块电阻是通过较深的本征基区结深实现的，在经过晶体管制作流程此后所有的高温过程处理后，本征基区8的方块电阻约为300欧姆/方块。
[0042]见图9，通过光刻方法，在本征基区8的顶部，将浓度高于之前的P型杂质浓度的P型杂质(如硼)注入，高温活化杂质并将杂质推进形成了非本征基区9 ；
[0043]见图10，在上述高温活化P型杂质过程中，除将杂质推进到一定深度外，还在半导体衬底硅表面生产了一定厚度的二氧化硅的第一电介质膜层10，该第一电介质膜层10将作为引线孔前的介质膜。
[0044]见图11，通过光刻方法，在第一电介质膜层10中，在本征基区8和插塞6的顶部用氧化硅湿法腐蚀方法各开一个窗口，将N型杂质元素(如磷)注入窗口中，高温活化杂质并将杂质推进一定深度后氧化，在本征基区8上形成发射区11，在插塞6上形成了集电极区12，插塞6和集电极区12连通；同时在发射区11和集电极区12上方氧化生成二氧化硅形成较厚的第二电介质膜层13，并在原有的第一电介质膜层10上生成较薄的二氧化硅，形成新的第一电介质膜层10,此时第一电介质膜层10和第二电介质膜层13厚度相同；
[0045]见图12，通过光刻方法，在第一电介质膜层10和第二电介质膜层13中，分别在位于发射区11、非本征基区8、以及集电极区12的区域分别开出引线孔14，完成金属布线，形成晶体管的发射极、基极、集电极。
[0046]以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.双极型纵向平面式晶体管，其特征在于:包括P型半导体衬底(I);位于P型半导体衬底(I)顶部的N型非本征集电区(2)和掺入P型杂质元素的下隔离层(5);位于P型半导体衬底(I)上方的本征集电区(4);位于本征集电区(4)顶部的掺入N型杂质元素且连接非本征集电区(2)的插塞(6);位于本征集电区(4)顶部的掺入P型杂质元素且与下隔离层(5)连通的上隔离层(7);位于本征集电区(4)顶部的掺入P型杂质元素的本征基区(8);位于本征基区(8)顶部的掺入P型杂质的非本征基区(9);位于本征集电区⑷顶部的第一电介质膜层(10);位于本征基区(8)顶部的掺入N型杂质的发射区(11);位于插塞(6)顶部的掺入N型杂质的集电极区(12);位于发射区(11)和集电极区(12)上方的与第一电介质膜层(10)厚度相等的第二电介质膜层(13);位于第一电介质膜层(10)和第二电介质膜层(13)中，分别位于发射区(11)、非本征基区(9)、集电极区(12)的区域的引线孔(14);以及设置在前述引线孔(14)内的金属布线。
2.根据权利要求1所述的双极型纵向平面式晶体管，其特征在于:所述非本征集电区(2)的方块电阻为11~15欧姆/方块。
3.根据权利要求1所述的双极型纵向平面式晶体管，其特征在于:所述插塞(6)的方块电阻为I~3欧姆/方块。
4.根据权利要求1所述的双极型纵向平面式晶体管，其特征在于:所述本征基区(8)的方块电阻为290~310欧姆/方块。
5.双极型纵向平面式晶体管的制造方法，其特征在于包括以下步骤: 步骤一:选择一种电阻率为I~10Q*cm的P型半导体衬底(I)，在衬底上通过950度~1050度高温方法生产出一层氧化硅，通过离子注入方法将N型杂质元素注入到P型半导体衬底(I)中，高温活化杂质并将杂质推进形成非本征集电区(2) 型杂质元素注入到P型半导体衬底(I)中，形成下隔离准备层(3); 步骤二:用外延方法在P型半导体衬底(I)的顶部生产单晶硅，同时掺入N型杂质元素形成了 N型半导体单晶硅外延层，并作为本征集电区(4);下隔离准备层(3)中的P型杂质活化并下推形成了下隔离层(5)； 步骤三:在本征集电区(4)顶部通过高温方法生产出一层氧化硅，通过扩散方法或离子注入方法将N型杂质元素掺入，高温活化杂质并将杂质推进到与非本征集电区(2)连通形成插塞(6);在本征集电区⑷顶部正对下隔离(5)处将P型杂质元素注入或扩散，高温活化杂质并将杂质推进到与下隔离层(5)连通形成上隔离层(7)； 步骤四:在本征集电区(4)顶部，将P型杂质元素注入，经过高温活化杂质并将杂质推进形成了本征基区⑶； 步骤五:在本征基区(8)的顶部，将浓度高于步骤四中的P型杂质浓度的P型杂质注入，高温活化杂质并将杂质推进形成了非本征基区(9);同时氧化生成二氧化硅形成第一电介质膜层(10)； 步骤六:在第一电介质膜层(10)中，在本征基区(8)和插塞(6)的顶部用氧化硅湿法腐蚀方法将N型杂质元素注入，高温活化杂质并将杂质推进，在本征基区(8)上形成发射区(11) ，在插塞(6)上形成了集电极区(12)，所述插塞(6)和集电极区(12)连通；同时在发射区(11)和集电极区(12)上方氧化生成二氧化硅形成第二电介质膜层(13)，第一电介质膜层(10)和第二电介质膜层(13)厚度相同；步骤七:在第一电介质膜层(10)和第二电介质膜层(13)中，分别在位于发射区(11)、非本征基区(8)、以及集电极区(12)的区域开出引线孔(14)，完成金属布线，形成晶体管的发射极、基极、 集电极。
【文档编号】H01L21/331GK103972279SQ201310033817
【公开日】2014年8月6日 申请日期:2013年1月30日 优先权日:2013年1月30日
【发明者】李红伟, 吴耀辉 申请人:苏州同冠微电子有限公司